[发明专利]半导体结构及其形成方法

说明书

文中描述了包含主动鳍式结构、虚设鳍式结构、磊晶层、含锗氧化层的半导体结构及其形成方法。自对准磊晶制程可通过实行含锗氧化层于鳍式场效晶体管元件的源极/漏极区域上的磊晶层表面而实现。通过实行虚拟鳍式结构以及自对准蚀刻，则可使磊晶层与邻近鳍式场效晶体管元件的金属栅极结构皆以自对准方式被分隔开。

技术领域

本揭露是有关于一种鳍式场效晶体管元件结构以及其形成方法。

背景技术

半导体元件的制造随着其尺寸日渐缩减而越发困难。制造这些元件的挑战之一为精确地用微影技术自不同层图案化这些结构。例如，元件的间距日渐缩减使得相邻的FinFET间的图案化及对准结构变得更具挑战性。例示性的挑战包含成长磊晶层于相邻的FinFET的源极/漏极区域而不与不同鳍上的磊晶层融合，及图案化栅极电极于并列的相邻的FinFET。

发明内容

根据本揭露的一些实施方式，提出一种半导体元件结构，包含一基材、一第一鳍式结构、一第二鳍式结构、一第一磊晶层、一第二磊晶层、一第三鳍式结构以及一含锗(Ge)氧化层。第一鳍式结构自基材突出且掺杂有n型掺杂物。第二鳍式结构自基材突出且上段掺杂有p型掺杂物。第一磊晶层形成于第一鳍式结构的源极/漏极区域上。第二磊晶层形成于第二鳍式结构的源极/漏极区域上。第三鳍式结构形成于第一鳍式结构与第二鳍式结构之间以及第一磊晶层与第二磊晶层之间，其中第三鳍式结构以不同于第一鳍式结构以及第二鳍式结构的材料所形成。含锗氧化层形成于第二磊晶层上。

根据本揭露的一些实施方式，提出一种半导体元件结构的形成方法，包含：形成多个第一鳍式结构突出于一基材；掺杂n型掺杂物于第一鳍式结构的一第一部位；掺杂p型掺杂物于第一鳍式结构的一第二部位；形成至少一第二鳍式结构于每一第一鳍式结构之间；成长一锗化硅(SiGe)磊晶层于第一鳍式结构的第二部位的源极/漏极区域上；形成一含锗氧化层于锗化硅磊晶层上；以及成长一硅(Si)磊晶层于第一鳍式结构的第一部位的源极/漏极区域上。

根据本揭露的一些实施方式，提出一种半导体元件结构，包含：一基材、多个第一鳍式结构、多个第二鳍式结构、一介电层、多个虚设鳍式结构、一锗化硅磊晶层、一含锗氧化层以及一硅磊晶层。第一鳍式结构掺杂有n型掺杂物且突出于基材。第二鳍式结构突出于基材且平行于第一鳍式结构，其中第二鳍式结构具有掺杂有p型掺杂物的上段。介电层形成于基材上以及第一鳍式结构与第二鳍式结构中的每一者的侧表面上，其中介电层的顶表面低于第一鳍式结构以及第二鳍式结构的顶表面。虚设鳍式结构平行于第一鳍式结构以及第二鳍式结构，其中虚设鳍式结构中的至少一者是形成于每一第一鳍式结构以及每一第二鳍式结构之间，且其中虚设鳍式结构的底表面低于介电质的顶表面。锗化硅磊晶层形成于第二鳍式结构上。含锗氧化层形成于锗化硅磊晶层上。硅磊晶层形成于第一鳍式结构上。

附图说明

为让本揭露更明显易懂，所附附图将于下文中详细说明。应了解到，这些附图并非绘示各元件的实际尺寸。为了清楚表达这些实施方式中各元件之间的连接关系，将于附图中将元件尺寸增加或缩减。

图1A至图1C为根据本揭露的一些实施方式分别绘示主动鳍式结构形成后的部分制造的鳍式结构的等角视图、剖面图以及上视图；

图2A至图2C为根据本揭露的一些实施方式分别绘示介电层形成后的部分制造的鳍式结构的等角视图、剖面图以及上视图；

图3A至图3C为根据本揭露的一些实施方式分别绘示虚设鳍式结构形成后的部分制造的鳍式结构的等角视图、剖面图以及上视图；

图4A至图4C为根据本揭露的一些实施方式分别绘示使介电层凹陷后的部分制造的鳍式结构的等角视图、剖面图以及上视图；

图5A至图5C为根据本揭露的一些实施方式分别绘示栅极氧化物形成后的部分制造的鳍式结构的等角视图、剖面图以及上视图；

图6A至图6C为根据本揭露的一些实施方式分别绘示虚设栅极结构形成后的部分制造的鳍式结构的等角视图、剖面图以及上视图；