[发明专利]存储器装置及其操作方法

说明书

提供一种存储器装置的操作方法。该存储器装置的一存储器阵列包括多条字线与多条位线。该存储器装置的操作方法包括：施加一写入电压到这些字线的至少一被选字线；以及于该写入电压的一高电平时期内，根据这些位线中的被写入数据0的多条被选位线在这些字线的个别位置，施加不同的多个位线电压至被写入数据0的这些被选位线。

技术领域

本发明是有关于一种存储器装置及其操作方法。

背景技术

在存储器装置中，在传送电子信号时，字线的电阻-电容延迟时间(RC delaytime)是无可避免的。当字线长度愈长时，电阻-电容延迟时间可能愈加严重。当施加字线电压时，该字线电压施加于字线的起端。由于电阻-电容延迟时间的关系，在字线的末端所接收到的字线电压的波形可能失真。但这可能导致，字线起端的存储器单元与字线末端的的存储器单元之间写入速度不一致，而使得基本写入阈值电压分布(dumb program Vthdistribution)变得较宽，这将使得存储器装置的写入速度变慢。在写入过程中，为将字线末端拉高至高电压，将需要足够的写入脉冲宽度。然而，过长的写入脉冲宽度将降低存储器单元的写入速度。故而，本案提供一种存储器装置与其操作方法，以期解决由于电阻-电容延迟时间所造成的存储器单元与字线末端的的存储器单元之间写入速度不一致，让基本写入阈值电压分布变窄，提高存储器装置的写入速度(program performance)。

发明内容

根据本案一实施例，提出一种存储器装置的操作方法，该存储器装置的一存储器阵列包括多条字线与多条位线，该存储器装置的操作方法包括：施加一写入电压到这些字线的至少一被选字线；以及于该写入电压的一高电平时期内，根据这些位线中的被写入数据0的多条被选位线在这些字线的个别位置，施加不同的多个位线电压至被写入数据0的这些被选位线。

根据本案另一实施例，提出一种存储器装置的操作方法，该存储器装置的一存储器阵列包括多条字线与多条位线，这些位线依据在这些字线的多个个别位置被分成多个位线群组，该存储器装置的操作方法包括：施加一写入电压到这些字线的至少一被选字线；以及于该写入电压的一高电平时期内，施加不同的多个位线电压至这些位线群组。

根据本案又一实施例，提出一种存储器装置，包括：一存储器阵列，包括多条字线与多条位线；一控制电路，耦接至该存储器阵列，以及一操作电压产生电路，耦接至该存储器阵列与该控制电路，该操作电压产生电路产生一写入电压至该存储器阵列的这些字线。在该控制电路的控制下，于该写入电压的一高电平时期内，根据这些位线中的被写入数据0的多条被选位线在这些字线的多个个别位置，该操作电压产生电路施加不同的多个位线电压至被写入数据0的这些被选位线。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1A显示根据本案一实施例的存储器装置的功能方块图。

图1B显示根据本案一实施例的存储器阵列的示意图。

图2显示根据本案一实施例的信号波形图。

图3A显示根据本案实施例的隧穿氧化层跨压的波形示意图。

图3B显示根据本案实施例与现有技术的基本写入阈值电压分布。

图4与图5显示本案另二实施例的信号波形图。

【符号说明】

100：存储器装置 110：存储器阵列

120：控制电路 130：操作电压产生电路

VPGM：写入电压 VPASS：导通电压

VBL与VBL’：位线电压

VSSL：存储串选择电压 T1：高电平时期