[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供衬底，所述衬底包括第一区域和第二区域；所述第一区域具有第一鳍部，第二区域具有第二鳍部；采用外延工艺在所述第一鳍部表面形成第一掺杂层，所述第一掺杂层内有第一掺杂离子；进行第一退火处理，使所述第一掺杂层中的掺杂离子扩散进入第一鳍部；采用沉积工艺在所述第二鳍部表面形成第二掺杂层，所述第二掺杂层内有第二掺杂离子；进行第二退火处理，使所述第二掺杂层中的掺杂离子扩散进入第二鳍部。所述半导体器件的形成方法中通过外延掺杂工艺和固态源掺杂工艺相结合形成不同的掺杂层，减小了对隔离层的损耗，通过扩散实现对鳍部的掺杂，减少了对鳍部的损伤，改善了半导体器件的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

阈值电压(Vt)和驱动电流(Id)是器件的两个重要的电参数，也是在制造工艺中的重要控制参数。不同的核心电路(Core)和输入/输出电路(IO)具有不同的 Vt和Id性能需求，因此控制器件的阈值电压尤为重要。

然而，现有的半导体器件的形成方法容易影响所形成半导体器件的阈值电压，从而使所形成的半导体器件性能较差。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，能够优化半导体器件阈值电压的稳定性，提高半导体器件的电学性能。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括第一区域和第二区域；所述第一区域具有第一鳍部，第二区域具有第二鳍部；采用外延工艺在所述第一鳍部表面形成第一掺杂层，所述第一掺杂层内有第一掺杂离子；进行第一退火处理，使所述第一掺杂层中的掺杂离子扩散进入第一鳍部；采用沉积工艺在所述第二鳍部表面形成第二掺杂层，所述第二掺杂层内有第二掺杂离子；进行第二退火处理，使所述第二掺杂层中的掺杂离子扩散进入第二鳍部。

可选的，在第一退火和第二退火之后，去除所述第一掺杂层和第二掺杂层。

可选的，所述第一掺杂离子和第二掺杂离子为阈值电压调节离子。

可选的，形成所述第一掺杂层的工艺包括外延生长工艺；在第一掺杂层内掺杂第一掺杂离子的工艺为原位掺杂工艺。

可选的，形成所述第二掺杂层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；在第二掺杂层内掺杂第二掺杂离子的工艺为原位掺杂工艺。

可选的，当所述第一区域用于形成P型器件，第二区域形成N型器件时，所述第一鳍部的材料包括：硅、锗或硅锗；所述第一掺杂层的材料包括硅、硅锗；所述第一掺杂离子包括磷离子；所述第二鳍部的材料包括：硅、砷化镓或铟镓砷；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子为包括硼离子。

可选的，当所述第一区域用于形成N型器件时，第二区域形成P型器件时，所述第一鳍部的材料包括：硅、砷化镓或铟镓砷；所述第一掺杂离子包括硼离子；所述第二鳍部的材料包括：硅、锗或硅锗；所述第二掺杂层的材料包括氧化硅、氮化硅；所述第二掺杂离子包括磷离子。

可选的，在形成第一掺杂层之后，形成第二掺杂层。