[发明专利]一种高速高精度比较器电路设计

说明书

本发明公开了一种高速高精度比较器电路设计，包括第一级可再生放大电路、第二级正反馈锁存电路。该比较器通过在第一级预放大的过程中使用再生电路使得比较器第一级输出信号幅度在更短的时间内达到第二级正反馈锁存级能识别的程度，使得比较器的速度得到提高，从而能应用在高速ADC(模数转换器)中。第二级正反馈锁存级采用两个反相器隔离了比较器的第一级和第二级，改善了第一级可再生放大电路的增益，使比较器的等效输入失调电压降低。另外，相较于在ADC中使用的二阶动态比较器，本发明的比较器负载驱动能力更强，延迟对输入信号差值的变化更不敏感。

技术领域

本发明涉及模拟CMOS集成电路设计领域，特别是涉及一种适用于模数转换器的高速高精度比较器电路设计。

背景技术

随着深亚微米工艺技术的不断发展进步，高速和低功耗成为当前ADC发展的两大主流方向。作为ADC的一个关键模块，比较器的速度、失调和功耗对整个ADC的性能起着举足轻重的作用。近年来在ADC广泛使用的二阶动态比较器采用两相不交叠时钟实现对比较器的复位和比较，这种方法会增加时钟负载，并且会使得比较器的速度减慢。因而合理设计一个速度更快、驱动能力更强的比较器具有重要意义。

发明内容

为了克服上述现有技术的不足，本发明提供了一种适用于模数转换器的高速高精度比较器电路设计。

为实现上述目的，本发明所采用的技术方案是：

一种高速高精度比较器电路设计，其特征在于：包括第一级可再生放大电路和第二级正反馈锁存级；所述第一级可再生放大电路包括由时钟信号控制的尾电流源、预放大输入对管和可再生放大电路；所述第二级正反馈锁存级包括了两个反相器、复位电路和正反馈锁存级；

所述第一级可再生放大电路在比较环节第一级可再生放大电路实现对输入信号的放大，在复位环节第一级可再生放大电路停止对输入信号的比较；所述第二级正反馈锁存级的两个反相器主要隔绝了第一级可再生放大电路和第二级正反馈锁存级，使得比较器的驱动能力得到加强，在比较环节第一级可再生放大电路的输出结果直接进入第二级正反馈锁存级进行输出，在锁存环节第二级正反馈锁存级直接对输出进行置位。

所述第一级可再生放大电路包括差分输入管M1和M2，尾电流管Mtail，可再生晶体管M3和M4、复位管M5和M6，其中M1、M2和Mtail为NMOS管，M3、M4、M5和M6为PMOS管；所述的第二级正反馈锁存级包括M7、M8、M9、M10、M11、M12、M13、M14、M15、M16、M17、M18、M19和M20，其中M9、M10、M13、M14、M17、M18、M19和M20为PMOS管，M7、M8、M11、M12、M15和M16为NMOS管；该电路的具体结构为：

M1的栅极接差分输入信号VIN；M1的漏极接M5的漏极；M1的源极接M2的源极，其连接点和尾电流管Mtail的漏极相连；M2的栅极接差分输入信号VIP；M2的漏极接M6的漏极；Mtail的源极接地；Mtail的栅极接时钟信号CLK；M3的栅极接M4的漏极，作为本级的输出N；M3的源极接Vdd；M3的漏极接M5的漏极；M4的栅极M3的漏极，作为本级的输出P；M4的漏极接M6的漏极；M5的栅极接时钟信号CLK；M5的源极接Vdd；M5的漏极接M3的漏极；M6的栅极接时钟信号CLK；M6的源极接Vdd；M6的漏极接M4的漏极；