[发明专利]低泄漏隔离单元在审
申请号: | 201711101171.3 | 申请日: | 2017-11-09 |
公开(公告)号: | CN109768795A | 公开(公告)日: | 2019-05-17 |
发明(设计)人: | 王沛东;檀苗林;戈喆 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 杨静 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电源域 隔离单元 器件连接 电路 泄漏电流 低泄漏 减小 箝位 断电 供电 | ||
一种隔离单元,其箝位由断电的第一电源域传送到供电的第二电源域的信号。为减小泄漏电流,部分电路和器件连接到第一电源域或“from”电源域,而另一部分电路和器件连接到第二电源域或“to”电源域。
技术领域
本发明大体涉及隔离单元以及隔离输出信号的方法,以及特别地涉及低泄漏隔离单元。
背景技术
隔离单元用于隔离关断电源域的输出信号。关断电源域的输出信号可能具有中间电压电平,从而隔离单元用来在信号传输到另一电压域前将信号箝位到特定的电压电平。图1示出了一种既有隔离单元10的电路图。该隔离单元10包括第一反相器12、逻辑电路14、以及第二反相器16。第一反相器12接收隔离控制信号“iso”,并生成信号“iso”的反相“isob”。逻辑电路14为NAND门,其自第一电源域接收输入信号“a”、以及接收经反相的隔离控制信号“isob”,并提供逻辑输出信号“snl”。第二反相器16连接到逻辑电路14,以接收逻辑输出信号“sn1”,并生成输出信号“sn1”的反相“x”,其可被提供给第二电源域。
根据图1的电路图,该隔离单元10的逻辑表达式为:以及该隔离单元10的真值表为:
在正常运行中,第一、第二反相器12和16以及逻辑电路14必须由第二电源域(“to”电源域)的电源来供电,从而当第一电源域(“from”电源域)关断电源时,隔离单元10仍能正常运行。
在停止模式或者关断电源模式下,低泄漏是集成电路的关键特征,并且在可移动装置中亦需要低泄漏来提升电池寿命。然而,由于第一反相器12、逻辑电路14、以及第二反相器16的PMOS晶体管连接到第二电源域的电源电压(即Vddc),该隔离单元10具有可观的泄漏电流。
低泄漏隔离单元是有益的。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征,亦不意欲使其限制权利要求的范围。
在一种实施方式中,提供一种用于连接在第一电路模块与第二电路模块之间的隔离单元,其中第一电路模块与第二电路模块包括不同的电源域,所述隔离单元包括:
配置为由所述第一电路模块接收输入信号的输入端;
配置为向第二电路模块提供输出信号的输出端;
配置为接收控制信号的控制端,其中所述隔离单元响应于所述控制信号而由所述输入信号生成所述输出信号;
用于耦合到所述第一电路模块的第一供电电压的第一电源端;以及
用于耦合到所述第二电路模块的第二供电电压的第二电源端。
可选地,所述隔离单元进一步包括:
第一反相器,其具有耦合到所述控制端以接收所述控制信号的输入端,其中所述第一反相器耦合到所述第一电源端以由第一供电电压供电;以及
第二反相器,其具有耦合到所述输出端以向其提供所述输出信号的输出端,其中所述第二反相器由第一供电电压供电。
可选地,所述第一反相器包括:
第一PMOS晶体管,其具有耦合到所述控制端以接收所述控制信号的栅极、耦合到所述第一电源端的源极、以及漏极;
第一NMOS晶体管,其具有耦合到所述控制端的栅极、耦合到所述第一PMOS晶体管的漏极的漏极、以及源极;以及
第二NMOS晶体管,其具有耦合到所述控制端的栅极、耦合到所述第一NMOS晶体管的源极的漏极、以及耦合到地的源极;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711101171.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:延时电路和PUF仲裁器电路
- 下一篇:自我追踪双稳态锁存单元及其操作方法