[发明专利]一种NAND串结构及其制备方法

权利要求书

1.一种NAND串结构，其特征在于，包括垂直贯穿等级层堆栈的通道孔，形成在通道孔内的介质层，形成在介质层内的半导体通道层，形成在半导体通道层内的隔离层，以及形成在通道孔的第一端的塞入层；所述塞入层覆盖所述介质层、半导体通道层和隔离层，所述塞入层的宽度或直径大于与其接触的半导体通道层外壁的宽度或直径，并且所述塞入层的顶部与所述通道孔的开口齐平。

2.如权利要求1所述的NAND串结构，其特征在于，所述塞入层由导电材料构成，用于使所述NAND串结构与第一结构形成良好的电性接触。

3.如权利要求2所述的NAND串结构，其特征在于，所述第一结构为其他的NAND串结构，或者所述第一结构为导电触点。

4.如权利要求1至3中任一项所述的NAND串结构，其特征在于，在所述通道孔的第二端，所述半导体通道层穿过所述介质层，用于与第二结构接触。

5.如权利要求4所述的NAND串结构，其特征在于，所述第二结构为硅外延层，或者所述第二结构为其他的NAND串结构，或者所述第二结构为导电触点。

6.如权利要求1至3中任一项所述的NAND串结构，其特征在于，所述等级层堆栈包括多个导体/绝缘体层对。

7.如权利要求6所述的NAND串结构，其特征在于，所述塞入层与所述介质层、半导体通道层和隔离层的接触界面均高于所述等级层堆栈中的最上层导体层的上表面。

8.一种NAND存储器，其特征在于，包括权利要求1至7中任一项所述的NAND串结构。

9.如权利要求8所述的NAND存储器，其特征在于，还包括与所述NAND串结构的塞入层接触的第一结构，所述第一结构为其他的NAND串结构，或者所述第一结构为导电触点。

10.如权利要求8或9所述的NAND存储器，其特征在于，还包括与所述NAND串结构的半导体通道层接触的第二结构，所述第二结构为硅外延层，或者所述第二结构为其他的NAND串结构，或者所述第二结构为导电触点。

11.一种NAND串的制备方法，其特征在于，包括如下步骤：

形成垂直贯穿等级层堆栈的通道孔；

在通道孔内形成介质层、半导体通道层和隔离层；

在通道孔的第一端形成塞入层，所述塞入层覆盖所述介质层、半导体通道层和隔离层，所述塞入层的宽度或直径大于与其接触的半导体通道层外壁的宽度或直径，并且所述塞入层的顶部与所述通道孔的开口齐平。

12.如权利要求11所述的NAND串的制备方法，其特征在于，在通道孔内形成初始介质层、初始半导体通道层和初始隔离层后，将初始隔离层的上部去除，形成凹陷，得到所述隔离层。

13.如权利要求12所述的NAND串的制备方法，其特征在于，去除所述隔离层顶部以上露出的初始半导体通道层，得到所述半导体通道层。

14.如权利要求12所述的NAND串的制备方法，其特征在于，去除所述隔离层顶部以上露出的初始介质层，得到所述介质层。

15.如权利要求11至14中任一项所述的NAND串的制备方法，其特征在于，所述塞入层由导电材料构成，用于使所述NAND串与第一结构形成良好的电性接触。

16.如权利要求11至14中任一项所述的NAND串的制备方法，其特征在于，所述塞入层由绝缘材料构成，用作后续工艺的牺牲层。