[发明专利]处理腔室、半导体制造设备以及其校正方法

说明书

本公开提供处理腔室、半导体制造设备以及其校正方法。该半导体制造设备，包含一处理腔室、一影像撷取装置以及一控制装置。处理腔室包含有一承载台以及一校正器。承载台是用以承载一半导体元件。校正器是连接于承载台，其中校正器具有多个指标。影像撷取装置是用以撷取关于半导体元件以及校正器的一影像，以产生一影像信号。控制装置是用以根据些指标以及影像信号，决定半导体元件的中心是否对位于承载台的中心，并且当半导体元件的中心偏离承载台的中心时，控制装置决定半导体元件与承载台之间的一偏移位移。

技术领域

本公开涉及一种半导体制造设备，特别涉及一种利用校正治具来协助晶片定位的半导体制造设备与校正方法。

背景技术

近年来，半导体集成电路(semiconductor integrated circuits)经历了指数级的成长。在集成电路材料以及设计上的技术进步下，产生了多个世代的集成电路，其中每一世代较前一世代具有更小更复杂的电路。在集成电路发展的过程中，当几何尺寸(亦即，工艺中所能产出的最小元件或者线)缩小时，功能密度(亦即，每一芯片区域所具有的互连装置的数目)通常会增加。一般而言，此种尺寸缩小的工艺可以提供增加生产效率以及降低制造成本的好处，然而，此种尺寸缩小的工艺亦会增加制造与生产集成电路的复杂度。

集成电路，是通过一系列的半导体制造机台(简称为制造机台)处理晶片而产出。每个制造机台通常是依据一预先定义或预先决定的工艺程序(process recipe)，在晶片上执行一集成电路制造工作(又称为一制造流程(manufacturing process)或工艺)，其中上述工艺程序界定上述工艺的各种参数。集成电路制造通常使用需要多个在生产上和支援上相关的制造机台来完成多道工艺，例如化学气相沉积(chemical vapor deposition，CVD)工艺、一物理气相沉积(physical vapor deposition，PVD)工艺、一蚀刻工艺(etching)或离子化金属等离子体工艺(Ionized Metal Plasma，IMP)等等。在这些工艺中，例如物理气相沉积工艺，半导体晶片是否与承载台确实定位会影响需要产生的薄膜的品质，当半导体晶片与承载台产生偏移时，PVD工艺产生的薄膜便会有缺陷(defect)，例如是薄膜厚度不均或是在特定位置的薄膜过厚等缺陷。

当发现晶片上的薄膜产生缺陷时，造成缺陷的原因包含有定位误差的可能。为了排除定位上的误差，一般来说需要对半导体制造机台进行定位校正。定位校正可以是在发现缺陷时或是半导体制造机台定期保养时进行。

虽然现有的半导体制造机台已经足以达成定位校正的目的，但这些系统及校正方法仍不能在各方面令人满意。

发明内容

本公开实施例提供一种处理腔室，包含一承载台以及一校正器。承载台是用以承载一半导体元件，且校正器是安装于承载台，并且校正器具有多个指标。半导体元件的一表面是设置于承载台与校正器上，并且指标是用以指示出半导体元件与承载台之间的一偏移位移。

本公开实施例提供一种半导体制造设备，包含一处理腔室、一影像撷取装置以及一控制装置。处理腔室包含有一承载台以及一校正器。承载台是用以承载一半导体元件。校正器是连接于承载台，其中校正器具有多个指标。影像撷取装置是用以撷取关于半导体元件以及校正器的一影像以产生一影像信号。控制装置是用以根据些指标以及影像信号，决定半导体元件的中心是否对位于承载台的中心，并且当半导体元件的中心偏离承载台的中心时，控制装置决定半导体元件与承载台之间的一偏移位移。

本公开实施例另提供一种半导体制造设备的校正方法，包含：运送一半导体元件至一承载台上，其中承载台上设置有一校正器，且校正器具有多个指标；撷取关于半导体元件与校正器的一影像并对应地产生一影像信号；根据指标以及影像信号决定半导体元件的中心是否对位于承载台的中心；以及当半导体元件的中心偏离承载台的中心时，决定半导体元件与承载台之间的一偏移位移。

附图说明

图1为本公开一些实施例的一半导体制造设备的上视示意图。