[发明专利]具有集成电感器的半导体结构

说明书

本发明实施例涉及具有集成电感器的半导体结构。本发明实施例揭示一种半导体结构，其包含：衬底；所述衬底上方的第一钝化层；所述第一钝化层上方的第二钝化层；及所述第二钝化层中的磁芯；其中所述磁芯包含第一磁性材料层及在所述第一磁性材料层上方的第二磁性材料层，所述第一磁性材料层及所述第二磁性材料层被高电阻隔离层分离，且所述高电阻隔离层具有大于约1.3欧姆‑厘米的电阻率。

技术领域

本发明实施例涉及其中具有集成电感器的半导体结构。

背景技术

通常，电感器是可在由电流通过其产生的磁场中存储能量的无源电子组件。电感器可被构造为缠绕电介质或磁性材料的芯的导电材料的线圈。可经测量的电感器的一个参数是电感器存储磁能的能力，也称为电感器的电感。可经测量的另一参数是电感器的质量(Q)因子。电感器的Q因子是电感器效率的衡量，且可被计算为给定频率下的电感器的感抗与电感器的电阻的比率。

传统上，电感器用作分立组件，其被放置在例如印刷电路板(PCB)等衬底上且经由接触焊盘及导电迹线连接到系统的其它部分，例如集成电路(IC)芯片。分立电感器体积庞大，在PCB上需要更大的占据面积，且消耗大量电力。归因于电装置的持续小型化，将电感器集成到IC芯片中是理想的。因此，需要制造提供尺寸、成本及功率降低的优点而不牺牲电性能的集成电感器。

发明内容

本发明实施例涉及一种半导体结构，其包括：衬底；所述衬底上方的第一钝化层；所述第一钝化层上方的第二钝化层；及所述第二钝化层中的磁芯；其中所述磁芯包含第一磁性材料层及在所述第一磁性材料层上方的第二磁性材料层，所述第一磁性材料层及所述第二磁性材料层被高电阻隔离层分离，且所述高电阻隔离层具有大于约1.3欧姆-厘米的电阻率。

本发明实施例涉及一种半导体结构，其包括：第一钝化层；所述第一钝化层上方的第二钝化层；所述第二钝化层上方的第三钝化层；所述第一钝化层中的下部线圈段；所述第三钝化层中的上部线圈段；及磁芯，其在所述第二钝化层中且与所述下部线圈段及所述上部线圈段绝缘；其中所述磁芯包含第一磁性材料层及在所述第一磁性材料层上方的第二磁性材料层，所述第一磁性材料层及所述第二磁性材料层被包含高电阻隔离层及低电阻隔离层的复合隔离层分离，且所述高电阻隔离层的电阻率大于所述低电阻隔离层的电阻率。

本发明实施例涉及一种半导体结构，其包括：第一钝化层；所述第一钝化层上方的第二钝化层；所述第二钝化层上方的第三钝化层；所述第一钝化层中的下部线圈段；所述第三钝化层中的上部线圈段；及磁芯，其在所述第二钝化层中且与所述下部线圈段及所述上部线圈段绝缘；其中所述磁芯从底部到顶部包含第一磁性材料层、第二磁性材料层、第三磁性材料层及第四磁性材料层，所述第一磁性材料层及所述第二磁性材料层被第一低电阻隔离层分离，所述第二磁性材料层及所述第三磁性材料层被高电阻隔离层分离，所述第三磁性材料层及所述第四磁性材料层被第二低电阻隔离层分离，且所述高电阻隔离层的电阻率大于所述低电阻隔离层的电阻率。

附图说明

在结合附图阅读时根据以下详述最佳地理解本发明实施例的方面。应注意，根据标准行业惯例，各种特征不一定按比例绘制。具体地，为了使讨论清楚起见可任意增大或减小各种特征的尺寸。

图1说明了根据本发明实施例的实施例的具有在半导体制造工艺的后段制程(BEOL)处理期间形成在钝化层中的集成电感器的半导体装置的横截面视图；

图2A到图2E说明了根据本发明实施例的各种实施例的磁芯的横截面视图；

图3到图13说明了根据本发明实施例的实施例的在各个制造阶段的半导体装置的横截面视图；及

图14是说明根据本发明实施例的各种实施例的集成电感器相对于不同材料的隔离层的涡流能量损失的图。

具体实施方式