[发明专利]存储器控制器以及包括该存储器控制器的存储器系统

说明书

提供存储器控制器和包括该存储器控制器的存储器系统。存储器控制器包括存储器，存储包括闪速存储器的物理页号(PPN)和与PPN对应的逻辑页号(LPN)的闪存转换层(FTL)映射表；中央处理单元(CPU)，访问与LPN对应的逻辑地址被分配到的存储器映射地址空间；以及LPN转换器，从CPU接收逻辑地址、提取对应于逻辑地址的LPN、从存储器读取对应于所提取的LPN的FTL映射表、提取对应于所提取的LPN的PPN、以及将所提取的PPN发送至CPU。

本申请要求于2016年11月7日提交的申请号为10-2016-0147462的韩国专利的优先权，通过引用将上述申请的公开内容全部并入此文。

技术领域

本公开涉及存储器控制器以及包括该存储器控制器的存储器系统，并且更具体地，涉及基于闪速存储器的存储器控制器和包括该基于闪速存储器的存储器控制器的存储器系统。

背景技术

闪速存储器控制器使用闪存转换层(Flash Translation Layer，FTL)以便将逻辑块地址(Logical Block Address，LBA)从主机映射到闪速存储器的物理页号(PhysicalPage Number，PPN)。PPN是实际闪速存储器数据存在的地址。然而，在映射处理中需要许多步骤并且由于在执行映射处理的步骤中需要固件开销，这为固件创建了读取/写入延迟。

发明内容

本公开的示例性实施例提供了一种存储器控制器，其将可由中央处理单元(Central Processing Unit，CPU)访问的存储器映射地址空间的逻辑地址的部分分配至逻辑页号(Logical Page Number，LPN)，并且因此不引发额外的计算或者当访问LPN时的延迟。

本公开的示例性实施例还提供了一种存储器系统，其将可由CPU访问的存储器映射地址空间的逻辑地址的部分分配至LPN，并且因此不引发额外的计算或者当访问LPN时的延迟。

然而，本公开的示例性实施例不限于本文阐述的那些。通过参考下面给出的本公开的详细描述，本公开的以上和其他示例性实施例对于本公开所属领域的普通技术人员将变得更加显而易见。

根据示例性实施例的一方面，提供了一种存储器控制器，包括：存储器，该存储器存储闪存转换层(FTL)映射表，其包括闪速存储器的物理页号(PPN)和对应于PPN的逻辑页号(Logical Page Number，LPN)；中央处理单元(CPU)，该中央处理单元访问与LPN对应的逻辑地址被分配到的存储器映射地址空间；以及LPN转换器，该LPN转换器从CPU接收逻辑地址、提取对应于逻辑地址的LPN、从存储器读取对应于所提取的LPN的FTL映射表、提取对应于所提取的LPN的PPN、以及将所提取的PPN发送至CPU。

根据示例性实施例的另一方面，提供了一种存储器系统，包括：存储数据的闪速存储器；以及控制闪速存储器的存储器控制器，其中存储器控制器包括：存储器，其存储包括闪速存储器的PPN和与PPN对应的LPN的闪存转换层(FTL)映射表；以及LPN转换器，其接收存储LPN的存储器映射地址空间的逻辑地址，并且其中存储器系统通过使用加载指令或者存储指令来调用(call)闪速存储器的PPN、和LPN。

根据示例性实施例的另一方面，提供了一种存储器系统，包括：主机；以及存储设备，该存储设备包括闪速存储器，该存储设备从主机接收对在闪速存储器中所存储的数据的请求、以及向主机提供数据，其中存储设备包括：存储器，其存储包括闪速存储器的物理页号(PPN)和与PPN对应的逻辑页号(LPN)的闪存转换层(FTL)映射表；中央处理单元(CPU)，其访问与LPN对应的逻辑地址被分配到的存储器映射地址空间，并且在通过使用指令和逻辑地址根据来自主机的请求来执行访问操作；以及LPN转换器，其从CPU接收逻辑地址、提取对应于所接收的逻辑地址的LPN、从存储器中读取对应于所提取的LPN的FTL映射表、并且提取对应于所提取的LPN的PPN。