[发明专利]一种适用于极化码译码路径分裂的排序方法

说明书

本发明提供一种适用于极化码译码路径分裂的排序方法，包括：将待排序路径的PM值用向量表示步骤；路径并行插入步骤；各个空隙中的元素执行并行排序步骤；输出PM值最小的L个路径步骤。本发明在极化码译码路径分裂后的排序过程中，利用列表中原有路径已经有序的特点，将新生成的L个路径执行并行的二分插入排序，再对插入到同一位置的路径进行排序；由于插入的每个位置的路径平均数量较少，并且各个位置内的路径可以并行进行排序，从而能够显著降低基于串行抵消的译码中所需要的排序时延和比较次数，同时也能够降低极化码译码的整体时延。

技术领域

本发明属于通信技术领域，涉及系统中的信道编译码技术，更为具体的说，是涉及基于串行抵消列表的极化码译码中一种低时延低复杂度的路径排序改进方法。

背景技术

极化码是一种新型编码方式，是目前唯一可理论证明在二进制离散无记忆信道下达到香农极限，并且具有可实用的线性复杂度编译码能力的信道编码技术，成为第五代通信系统(5G)中信道编码方案的强有力候选者。串行抵消(SC,Successive Cancellation)译码是一种低复杂度的译码方法。串行抵消列表(SCL,Successive Cancellation List)译码方法是串行抵消译码方法的改进方法，能够实现更好的误码率性能。SCL的译码路径列表中有L个译码路径，每条译码路径都有一个评价路径优劣的度量值PM(Path Metric)。每译码一个比特时，每一个译码路径都要分裂为两个，需要对2L个路径排序，选择PM值最小的L个路径保留下来。SCL译码方法每译一个比特都要进行一次排序，大量的排序操作导致译码时延和复杂度都很高。因此低时延、低复杂度的排序方法是降低极化码译码时延和复杂度的关键。

发明内容

为解决上述问题，本发明公开了一种有效降低译码路径的排序时延和复杂度的方法，利用列表中原有路径已经有序的特点，对新生成的L个路径执行并行的二分插入，插入到路径列表的空隙中，再对插入到同一空隙的路径进行排序。由于插入的每个位置的路径平均数量较少，并且各个位置内的路径可以并行进行排序，本方法能显著降低排序方法的平均时延和排序复杂度(比较和交换操作的次数)。

为了达到上述目的，本发明提供如下技术方案：

一种适用于极化码译码路径分裂的排序方法，包括如下步骤：

步骤1：将待排序路径的PM值用向量表示

路径P_l的PM值记为m_l，列表中的所有路径的PM值记为如下向量：

m′＝[m′₁,m′₂,...,m′_L] (1)

其中，L表示路径，上述向量按照PM值升序排列；

路径P_l分裂后变为P_l和P_L+l两个路径，其PM值分别为：

其中，|α_i|表示第i个比特的对数似然比LLR(LLR,log-likelihood ratio)的绝对值，在SCL遍历译码树的过程中由父节点传递得到，路径分裂之后的待排序向量如下：

m＝[m₁,m₂,...,m_L,m_L+1,...,m_2L] (3)

且满足以下条件：

步骤2：路径并行插入