[发明专利]半导体器件及其制造方法

说明书

半导体器件及其制造方法。本文提供了一种半导体器件，所述半导体器件包括：导电层，所述导电层各自包括导线和焊盘，所述焊盘与所述导线联接并且具有比所述导线的厚度更厚的厚度，所述导电层被堆叠使得所述焊盘暴露；绝缘层，所述绝缘层插入在相应的导电层之间；第一间隔件，所述第一间隔件各自插入在上导电层的焊盘与下导电层的焊盘之间；以及第二间隔件，所述第二间隔件覆盖相应的第一间隔件。

技术领域

本公开的各种实施方式通常涉及电子设备，并且更具体地说，涉及半导体器件及其制造方法。

背景技术

非易失性存储器件保持存储的数据，而不管电源开/关状态如何。近来，随着包括形成在单层中的基板上的存储单元的二维非易失性存储器件达到集成改进的极限，已经提出了三维(3D)非易失性存储器件，其包括在基板上沿着垂直方向堆叠的存储单元。

三维非易失性存储器件可以包括彼此交替堆叠的层间绝缘层和栅极，以及穿过层间绝缘层和栅极的沟道层。存储单元沿沟道层堆叠。为了提高具有三维结构的这种非易失性存储器件的操作可靠性，已经开发了各种结构和制造方法。

发明内容

本公开的各种实施方式涉及具有稳定的结构和改进的特性且制造工艺容易的半导体器件，以及制造该半导体器件的方法。

本公开的实施方式可以提供一种半导体器件，所述半导体器件包括：导电层，所述导电层各自包括导线和焊盘，所述焊盘与所述导线联接并且具有比所述导线的厚度更厚的厚度，所述导电层被堆叠使得所述焊盘暴露；绝缘层，所述绝缘层插入在各个导电层之间；第一间隔件，所述第一间隔件各自插入在上导电层的焊盘与下导电层的焊盘之间；以及第二间隔件，所述第二间隔件覆盖各个第一间隔件。

本公开的实施方式可以提供一种半导体器件，所述半导体器件包括：导电层，所述导电层各自包括导线和焊盘，所述焊盘与所述导线联接并且具有比所述导线的厚度更厚的厚度，所述导电层被堆叠使得所述焊盘暴露；绝缘层，所述绝缘层插入在所述导电层之间，所述绝缘层中的每一个具有其端部向上弯曲以覆盖上导电层的焊盘的形状；以及接触插塞，所述接触插塞与所述导电层的各个焊盘联接。

本公开的实施方式可以提供一种制造半导体器件的方法，所述方法包括以下步骤：形成包括以阶梯结构交替地堆叠的第一材料层和第二材料层的叠层；在暴露于所述阶梯结构中的所述第一材料层和第二材料层的侧壁上形成第一间隔件；在形成有所述第一间隔件的叠层上形成第三材料层；通过选择性地蚀刻第一材料层来形成开口，以便通过所述开口暴露所述第三材料层；通过选择性地蚀刻经由所述开口暴露的所述第三材料层来形成第二间隔件，其中，所述第二间隔件覆盖各个第一间隔件；以及在所述开口中形成导电层。

本公开的实施方式可以提供一种制造半导体器件的方法，所述方法包括以下步骤：形成包括第一材料层和第二材料层的叠层，所述第一材料层以阶梯结构来堆叠，所述第二材料层插入在所述第一材料层之间，所述第二材料层中的每一个具有向上弯曲以覆盖位于该第二材料层上方的所述第一材料层中的每一个的侧壁的端部；在所述叠层上形成第三材料层；通过选择性地蚀刻所述第一材料层形成开口，以便通过所述开口暴露所述第三材料层；通过选择性地蚀刻经由所述开口暴露的所述第三材料层来形成间隔件，所述间隔件中的每一个覆盖对应的第二材料层的所述端部；以及在所述开口中形成导电层。

附图说明

图1A和图1B是示出根据本公开的实施方式的半导体器件的结构的截面图。

图2A和图2B是示出根据本公开的实施方式的半导体器件的结构的截面图。

图3A、图3B、图3C、图3D、图3E和图3F是示出根据本公开的实施方式的制造半导体器件的方法的截面图。

图4A和图4B是示出根据本公开的实施方式的制造半导体器件的方法的截面图。

图5和图6是示出根据本公开的实施方式的存储器系统的框图。