[发明专利]一种阵列基板的制备方法和阵列基板有效
| 申请号： | 201711023111.4 | 申请日： | 2017-10-27 |
| 公开（公告）号： | CN107785308B | 公开（公告）日： | 2021-03-30 |
| 发明（设计）人： | 苏同上;刘军;王东方;周斌;程磊磊;成军;王庆贺;鲍俊;袁广才 | 申请（专利权）人： | 合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 刘悦晗;陈源 |
| 地址： | 230012 *** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 阵列 制备 方法 | ||
1.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基底上沉积金属薄膜；
通过光刻工艺在形成有所述金属薄膜的基底上形成第一掩膜图形；
利用所述第一掩膜图形，通过刻蚀工艺去除部分所述金属薄膜，以减小未被所述第一掩膜图形覆盖的金属薄膜的厚度；
减小所述第一掩膜图形的宽度，以形成第二掩膜图形；
利用所述第二掩膜图形，通过刻蚀工艺形成金属图形；所述第二掩膜图形的宽度小于所述金属图形的宽度；
所述金属图形包括栅线图形或数据线图形。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行高温处理，以使所述第一掩膜图形收缩。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述减小所述第一掩膜图形的宽度，具体包括：
对所述第一掩膜图形进行灰化处理，以去除所述第一掩膜图形的边缘。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述通过刻蚀工艺去除部分所述金属薄膜，具体包括：
利用所述第一掩膜图形，通过刻蚀工艺减小未被所述第一掩膜图形覆盖的金属薄膜的厚度，以形成第一金属图形；所述第二掩膜图形的宽度小于被所述第一掩膜图形覆盖的第一金属图形的宽度；
所述通过刻蚀工艺形成金属图形，具体包括：
利用所述第二掩膜图形，通过刻蚀工艺刻蚀所述第一金属图形，以形成所述金属图形。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述未被所述第一掩膜图形覆盖的金属薄膜的厚度为所述金属薄膜的初始厚度的30％-70％。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述金属薄膜的材料包括铝、铜、钼、铝钕合金和钛中的一种或任意组合。
7.一种由权利要求1-6任一项所述的阵列基板的制备方法制备的阵列基板，包括基底，所述基底上形成有金属图形。
8.根据权利要求7所述的阵列基板，其特征在于，所述金属图形的坡度角小于或等于80°。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司，未经合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711023111.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种基站信号发射功率的调整方法及装置
- 下一篇：一种频率校正的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
