[发明专利]存储器电路、多端口存储器电路及其操作方法

说明书

一种电路包括被配置为存储数据单元和奇偶校验位的存储器，所述奇偶校验位基于与存储的数据单元相关联的写入地址。地址端口被配置为接收用于所述存储的数据单元的读取地址。解码电路被配置为从所述读取地址和所述奇偶校验位生成解码写入地址，以及错误检测电路被配置为基于所述解码写入地址和所述读取地址的比较确定是否存在地址错误。本发明还提供了存储器地址保护电路及方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及存储器电路、多端口存储器电路及其操作方法。

背景技术

涉及存储器电路的应用经常采用保护存储数据和地址的方法以防止可能引起功能错误的故障。这些方法包括在线故障检测和离线故障检测以及错误校正。

使用基于错误校正码(ECC)的在线方法，在功能操作期间可以识别和校正永久性、瞬态性、间歇性和潜在性故障。使用基于专用硬件和/或软件的离线方法，在上电时序或电路未进行功能活动的其它情况期间处理错误。

发明内容

根据本发明的一方面，提供了一种存储器电路，包括：存储器，被配置为存储数据单元和奇偶校验位，所述奇偶校验位基于与存储的数据单元相关联的写入地址；地址端口，被配置为接收用于所述存储的数据单元的读取地址；第一解码电路，被配置为从所述读取地址和所述奇偶校验位生成解码写入地址；以及错误检测电路，被配置为基于所述解码写入地址和所述读取地址的比较来确定地址错误是否存在。

根据本发明的另一方面，提供了一种多端口存储器电路，包括：写入地址端口，被配置为接收写入地址；数据输入端口，被配置为接收数据单元；编码电路，被配置为从所述写入地址生成奇偶校验位；存储器，被配置为在所述写入地址处存储所述数据单元和所述奇偶校验位；读取地址端口，与所述写入地址端口分开，所述读取地址端口被配置为接收用于存储的数据单元的读取地址；第一解码电路，被配置为从所述读取地址和所述奇偶校验位生成解码写入地址；以及错误检测电路，被配置为基于所述解码写入地址和所述读取地址的比较确定地址错误是否存在。

根据本发明的又一方面，提供了一种操作存储器的方法，所述方法包括：在所述存储器的端口处接收用于存储在所述存储器中的数据单元的读取地址；从所述存储器获取奇偶校验位，所述奇偶校验位基于用于存储的数据单元的写入地址；基于所述读取地址和获取的奇偶校验位使用解码电路生成解码写入地址；以及使用错误检测电路基于所述解码写入地址和所述读取地址确定地址错误的存在。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据一些实施例的存储器电路的示意图。

图2是根据一些实施例的存储器电路的示意图。

图3是根据一些实施例的存储器电路的示意图。

图4是根据一些实施例的存储器电路的示意图。

图5是根据一些实施例的保护存储器电路的方法的流程图。

图6示出了数据页的格式。

图7是示出用于再现的数据解码处理的框图。

具体实施方式