[发明专利]存储器电路、多端口存储器电路及其操作方法

权利要求书

1.一种存储器电路，包括：

存储器，被配置为存储数据单元和奇偶校验位，所述奇偶校验位基于与存储的数据单元相关联的写入地址；

地址端口，被配置为接收用于所述存储的数据单元的读取地址；

第一解码电路，被配置为从所述读取地址和所述奇偶校验位生成解码写入地址；以及

错误检测电路，被配置为基于所述解码写入地址和所述读取地址的比较来确定地址错误是否存在。

2.根据权利要求1所述的存储器电路，其中，所述奇偶校验位基于所述写入地址和所述存储的数据单元的组合。

3.根据权利要求1所述的存储器电路，其中，所述奇偶校验位仅基于所述写入地址。

4.根据权利要求1所述的存储器电路，还包括编码电路，被配置为仅从所述写入地址生成所述奇偶校验位。

5.根据权利要求1所述的存储器电路，还包括第二解码电路，被配置为解码第二奇偶校验位，所述第二奇偶校验位基于所述存储的数据单元。

6.根据权利要求1所述的存储器电路，还包括写入地址端口，被配置为接收所述写入地址。

7.根据权利要求1所述的存储器电路，其中，所述存储器是双端口存储器，并且所述地址端口被配置为接收所述写入地址作为组合的读取/写入地址。

8.根据权利要求1所述的存储器电路，其中，所述存储器是只读存储器。

9.一种多端口存储器电路，包括：

写入地址端口，被配置为接收写入地址；

数据输入端口，被配置为接收数据单元；

编码电路，被配置为从所述写入地址生成奇偶校验位；

存储器，被配置为在所述写入地址处存储所述数据单元和所述奇偶校验位；

读取地址端口，与所述写入地址端口分开，所述读取地址端口被配置为接收用于存储的数据单元的读取地址；

第一解码电路，被配置为从所述读取地址和所述奇偶校验位生成解码写入地址；以及

错误检测电路，被配置为基于所述解码写入地址和所述读取地址的比较确定地址错误是否存在。

10.根据权利要求9所述的多端口存储器电路，其中，所述奇偶校验位基于组合的所述写入地址和所述存储的数据单元。

11.根据权利要求9所述的多端口存储器电路，其中，所述奇偶校验位仅基于所述写入地址。

12.根据权利要求9所述的多端口存储器电路，还包括：

编码电路，被配置为仅从所述写入地址生成所述奇偶校验位；以及

第二解码电路，被配置为解码第二奇偶校验位，其中，所述第二奇偶校验位基于所述存储的数据单元。

13.一种操作存储器的方法，所述方法包括：

在所述存储器的端口处接收用于存储在所述存储器中的数据单元的读取地址；

从所述存储器获取奇偶校验位，所述奇偶校验位基于用于存储的数据单元的写入地址；

基于所述读取地址和获取的奇偶校验位使用解码电路生成解码写入地址；以及

使用错误检测电路基于所述解码写入地址和所述读取地址确定地址错误的存在。

14.根据权利要求13所述的操作存储器的方法，还包括在所述存储器中存储所述数据单元和所述奇偶校验位。

15.根据权利要求13所述的操作存储器的方法，还包括从所述写入地址和所述存储的数据单元的组合生成所述奇偶校验位。

16.根据权利要求13所述的操作存储器的方法，还包括仅从所述写入地址生成所述奇偶校验位。