[发明专利]半导体装置和半导体集成系统

说明书

本公开涉及半导体装置和半导体集成系统。提供可以通过简单的方法访问和测试存储器芯片的半导体装置。在公共封装中安装多个芯片的半导体装置包括具有预定的功能的逻辑芯片和与逻辑芯片耦接并存储数据的存储器芯片。存储器芯片包括执行存储器芯片的操作测试的存储器芯片测试电路和用于在存储器芯片测试电路和设置在封装外部的串行总线之间发送和接收数据的串行总线接口电路。

相关申请的交叉引用

于2016年11月30日提交的日本专利申请No.2016-232846的公开内容(包括说明书、附图和摘要)通过引用全部并入本文中。

技术领域

本公开涉及半导体装置和半导体集成系统，并且涉及包括存储器芯片的半导体装置。

背景技术

其中大容量存储器芯片和具有特定功能(诸如图像处理)的逻辑芯片被安装在同一封装中、被称为MCP(Multi Chip Package，多芯片封装)或MCM(Multi-Chip Module，多芯片模块)的半导体装置正在变得普遍。

在这方面，日本未审查专利申请公开No.2003-77296提出了其中将自测试电路(BIST：内建自测试电路)安装在MCP中的逻辑芯片上并且执行对封装在同一MCP中的存储器芯片的测试的实施例。

但是，该实施例是逻辑芯片访问存储器芯片的方法，并且该实施例没有公开直接访问存储器芯片以及测试和调试存储器芯片的方法。

发明内容

另一方面，需要从封装外部的引脚直接访问存储器芯片的机制。

本公开是为了解决以上问题，并且本公开的目的是提供可以通过简单的方法访问和测试存储器芯片的半导体装置和半导体集成系统。

从本说明书和附图的描述中，其它问题和新颖特征将变得清楚。

根据实施例，在公共封装中安装多个芯片的半导体装置包括具有预定的功能的逻辑芯片和与逻辑芯片耦接并存储数据的存储器芯片。存储器芯片包括执行存储器芯片的操作测试的存储器芯片测试电路和用于在存储器芯片测试电路和设置在封装外部的串行总线之间发送和接收数据的串行总线接口电路。

根据实施例，存储器芯片包括串行总线接口电路，使得可以通过简单的方法访问存储器芯片。

附图说明

图1是用于说明基于第一实施例的半导体装置1的构造的图。

图2是用于说明基于第一实施例的半导体装置1的截面结构的图。

图3是用于说明基于第一实施例的存储器芯片MD的构造的图。

图4是用于说明基于第一实施例的基部管芯的功能块的图。

图5是用于说明基于第一实施例的串行总线接口电路SIF的构造的图。

图6是用于说明基于第一实施例的系统板SD的构造的图。

图7是用于说明基于第一实施例的修改例的存储器芯片MD#的构造的图。

图8是用于说明基于第二实施例的半导体装置1#的构造的图。

图9是用于说明基于第三实施例的系统板SD#的构造的图。

具体实施方式

将参考附图详细描述实施例。在附图中给予相同或对应的部分相同的附图标记，并且将不再重复对该部分的描述。

(第一实施例)

图1是用于说明基于第一实施例的半导体装置1的构造的图。

如图1所示，半导体装置1是在公共封装中安装多个芯片的半导体装置。