[发明专利]薄膜晶体管、阵列基板及其制造方法、显示装置在审
申请号: | 201711013826.1 | 申请日: | 2017-10-26 |
公开(公告)号: | CN107611181A | 公开(公告)日: | 2018-01-19 |
发明(设计)人: | 李磊;樊君;李付强;刘泰洋 | 申请(专利权)人: | 京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L27/12;H01L21/336 |
代理公司: | 北京三高永信知识产权代理有限责任公司11138 | 代理人: | 滕一斌 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 阵列 及其 制造 方法 显示装置 | ||
技术领域
本发明涉及显示技术领域,特别涉及一种薄膜晶体管、阵列基板及其制造方法、显示装置。
背景技术
随着显示技术领域的发展,各种具有显示功能的产品出现在日常生活中,例如手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪、虚拟现实(英文:Virtual Reality;简称:VR)等,这些产品都无一例外的需要装配显示面板。
目前,大部分显示面板可以包括阵列基板、彩膜基板以及位于阵列基板与彩膜基板之间的液晶层,阵列基板包括衬底基板以及形成在衬底基板上的阵列排布的多个薄膜晶体管(英文:Thin Film Transistor;简称TFT)。对于VR产品而言,为了不影响VR的3D(英文:Three-Dimensional)显示效果,需要提高阵列基板中的每英寸的像素个数(英文:Pixels Per Inch;简称:PPI),可以通过减小TFT中源极与漏极之间的距离,进而减小像素的尺寸,从而可以提高阵列基板的PPI。
但是,如果TFT中的源极与漏极之间的距离过小,在形成该源极与漏极时,源极与漏极容易短接,导致对应的TFT短路,因此生成的TFT容易出现产品不良。
发明内容
本申请提供了一种薄膜晶体管、阵列基板及其制造方法、显示装置,可以解决现有的生成的TFT容易出现产品不良问题。所述技术方案如下:
第一方面,提供了一种薄膜晶体管,包括:
栅极图形、有源层图形和位于所述栅极图形和所述有源层图形之间的栅绝缘层;
所述薄膜晶体管还包括:第一导电图形、第二导电图形和位于所述第一导电图形和所述第二导电图形之间的第一中间绝缘层;
其中,所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形;
所述第一中间绝缘层上设置有第一过孔,所述第二导电图形通过所述第一过孔与所述有源层图形连接。
可选的,所述薄膜晶体管还包括:第二中间绝缘层;
所述有源层图形、所述栅绝缘层、所述栅极图形、所述第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置;
所述第二中间绝缘层上设置有第二过孔和第三过孔,所述第一导电图形通过所述第二过孔与所述有源层图形连接,所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接。
可选的,所述栅绝缘层上设置有第四过孔和第五过孔,
所述第一导电图形依次通过所述第二过孔和所述第四过孔与所述有源层图形连接,所述第二导电图形依次通过所述第一过孔、所述第三过孔和所述第五过孔与所述有源层图形连接。
可选的,所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形依次叠加设置。
第二方面,提供了一种薄膜晶体管的制造方法,所述方法包括:
在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层;
其中,所述栅绝缘层位于所述栅极图形与所述有源层图形之间,所述第一中间绝缘层位于所述第一导电图形与所述第二导电图形之间;
所述第一导电图形和所述第二导电图形分别为源极图形和漏极图形;
所述第一中间绝缘层上设置有第一过孔,所述第二导电图形通过所述第一过孔与所述有源层图形连接。
可选的,所述在衬底基板上形成栅极图形、有源层图形、栅绝缘层、第一导电图形、第二导电图形和第一中间绝缘层,包括:
在所述衬底基板上依次形成所述有源层图形、所述栅绝缘层、所述栅极图形、第二中间绝缘层、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形;
其中,所述第二中间绝缘层上设置有第二过孔和第三过孔,所述第一导电图形通过所述第二过孔与所述有源层图形连接,所述第二导电图形依次通过所述第一过孔和所述第三过孔与所述有源层图形连接;
或者,在所述衬底基板上依次形成所述栅极图形、所述栅绝缘层、所述有源层图形、所述第一导电图形、所述第一中间绝缘层和所述第二导电图形。
第三方面,提供了一种阵列基板,包括:
衬底基板;
所述衬底基板上依次设置有薄膜晶体管和像素电极图形,所述薄膜晶体管为第一方面所述的薄膜晶体管;
所述像素电极图形与所述第一导电图形和所述第二导电图形之一电连接。
可选的,所述阵列基板还包括:在所述薄膜晶体管上设置的平坦层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司,未经京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711013826.1/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类