[发明专利]一种半导体封装结构及其制造方法

说明书

本发明涉及一种半导体封装结构及其制造方法，封装结构包括具有重布线结构的底封装体，芯片设置在重布线结构的第一安装面；电磁干扰屏蔽结构的容纳腔室与重布线结构的第一安装面连接；在容纳腔室内侧顶壁和芯片间设置热传导层。制造方法包括在载体表面沉积重布线结构；将电磁干扰屏蔽框与第一安装面连接，芯片放置在电磁干扰屏蔽框中，将端子植设第一安装面；芯片上涂覆热传导层；形成塑封体在重布线结构的第一安装面；在塑封体的上表面溅射金属层；对塑封体钻孔暴露端子。封装结构通过电磁干扰屏蔽结构和热传导层实现芯片的散热，并且屏蔽各元器件间电磁信号干扰。

技术领域

本发明涉及半导体封装技术领域，特别涉及一种半导体封装结构及其制造方法。

背景技术

随着电子封装产品向高密度、多功能、低功耗、小型化方向的不断发展，采用三维集成技术的系统级封装(System in Package，SiP)取得了突飞猛进的发展。其中，现有的三维集成技术采用的堆叠封装(Package on Package，PoP)由于结构设计不合理，容易出现电磁信号干扰和散热效果差的问题，降低了装置的工作效率和工作性能。例如图1所示，现有的堆叠封装结构包括电性连接的顶封装体300和底封装体301，在顶封装体300上开设有贯通顶封装体300的通孔302，通孔302中灌注有与底封装体301上的下层芯片303接触的热介质材料304，热介质材料304在顶封装体300和底封装体301之间形成传热结构，用于将堆叠封装结构中的热量散出体外。但是由于通孔302体积较小，与堆叠封装结构内部的接触面积有限，因此热介质材料304吸收的热量不能完全从通孔302中散发，导致内部有热量残留，当工作时间较长时，对底封装体301中功耗不断增加的下层芯片303而言，散热问题更为严重。另一方面，现有的堆叠封装结构中为了实现高功能化，会在内部设置多种元器件，但由于没有电磁干扰屏蔽结构，因此各元器件间会出现电磁信号干扰。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例希望提供一种半导体封装结构及其制造方法，以至少解决现有技术中存在的问题。

本发明实施例的技术方案是这样实现的：

根据本发明的一个实施例，提供一种封装结构，包括底封装体，所述底封装体主要由重布线结构、电磁干扰屏蔽结构和芯片组成；

所述重布线结构具有第一安装面，所述电磁干扰屏蔽结构设置在所述第一安装面上，所述电磁干扰屏蔽结构的内部具有容纳腔室，所述芯片位于所述容纳腔室中且与所述第一安装面连接；在所述芯片背离所述重布线结构的第一表面与所述容纳腔室的内侧端面之间设置有热传导层，用于将所述芯片的热量传递至所述电磁干扰屏蔽结构。

在一些实施例中，还包括第一塑封体，所述第一塑封体形成于所述重布线结构的所述第一安装面上，以填充所述电磁干扰屏蔽结构的所述容纳腔室以及密封所述芯片和所述电磁干扰屏蔽结构的连接框部，其中，所述电磁干扰屏蔽结构的外侧端面暴露在所述第一塑封体外。

在一些实施例中，所述重布线结构具有与所述第一安装面相对的第二安装面，所述第二安装面上设置有多个第一端子，各所述第一端子通过金属垫与所述重布线结构电性连接；所述芯片具有与所述第一表面相对的第二表面，所述第二表面上设置有多个第一凸块，各所述第一凸块分别通过在所述第一安装面上的第二端子电性连接至各所述第一端子。

在一些实施例中，在所述第一塑封体中开设有暴露出所述重布线结构的安装孔，在所述安装孔中显露出多个中继端子，用以接合顶封装体的多个第三端子，所述中继端子设置于所述第一安装面上，并且所述第一塑封体密封所述中继端子。

在一些实施例中，所述电磁干扰屏蔽结构的外侧端面为平坦面，水平於所述第一塑封体的顶面，所述容纳腔室可通过所述电磁干扰屏蔽结构的隔板隔离出多个腔室，每个所述腔室中均可容纳有至少一个的所述芯片。