[发明专利]一种半导体封装结构及其制造方法有效
申请号: | 201711004001.3 | 申请日: | 2017-10-24 |
公开(公告)号: | CN109698170B | 公开(公告)日: | 2021-03-12 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/498;H01L21/56 |
代理公司: | 北京市铸成律师事务所 11313 | 代理人: | 张臻贤;李够生 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 封装 结构 及其 制造 方法 | ||
1.一种半导体封装结构,其特征在于,包括底封装体,所述底封装体主要由重布线结构、电磁干扰屏蔽结构和芯片组成;
所述重布线结构具有第一安装面,所述电磁干扰屏蔽结构设置在所述第一安装面上,所述电磁干扰屏蔽结构的内部具有容纳腔室,所述芯片位于所述容纳腔室中且与所述第一安装面连接;在所述芯片背离所述重布线结构的第一表面与所述容纳腔室的内侧端面之间设置有热传导层,用于将所述芯片的热量传递至所述电磁干扰屏蔽结构。
2.如权利要求1所述的半导体封装结构,其特征在于,还包括第一塑封体,所述第一塑封体形成于所述重布线结构的所述第一安装面上,以填充所述电磁干扰屏蔽结构的所述容纳腔室以及密封所述芯片和所述电磁干扰屏蔽结构的连接框部,其中,所述电磁干扰屏蔽结构的外侧端面暴露在所述第一塑封体外。
3.如权利要求2所述的半导体封装结构,其特征在于,所述重布线结构具有与所述第一安装面相对的第二安装面,所述第二安装面上设置有多个第一端子,各所述第一端子通过金属垫与所述重布线结构电性连接;所述芯片具有与所述第一表面相对的第二表面,所述第二表面上设置有多个第一凸块,各所述第一凸块分别通过在所述第一安装面上的第二端子电性连接至各所述第一端子。
4.如权利要求3所述的半导体封装结构,其特征在于,在所述第一塑封体中开设有暴露出所述重布线结构的安装孔,在所述安装孔中显露出多个中继端子,用以接合顶封装体的多个第三端子,所述中继端子设置于所述第一安装面上,并且所述第一塑封体密封所述中继端子。
5.如权利要求2所述的半导体封装结构,其特征在于,所述电磁干扰屏蔽结构的外侧端面为平坦面,水平於所述第一塑封体的顶面,所述容纳腔室可通过所述电磁干扰屏蔽结构的隔板隔离出多个腔室,每个所述腔室中均可容纳有至少一个的所述芯片。
6.如权利要求2所述的半导体封装结构,其特征在于,在所述重布线结构的所述第一安装面上还设置有多个无源器件,所述无源器件位于所述容纳腔室内且被所述第一塑封体密封。
7.如权利要求4所述的半导体封装结构,其特征在于,所述顶封装体与所述重布线结构的所述第一安装面电性连接。
8.如权利要求7所述的半导体封装结构,其特征在于,所述顶封装体为多芯片堆栈封装结构,主要由基板、第二塑封体和至少两个存储芯片组成;
所述基板包括相对设置的第三安装面和第四安装面,以及设置在所述基板内且与所述第三安装面和所述第四安装面连接的导通线路;各所述第三端子与所述第四安装面电性连接;
各所述存储芯片堆叠设置在所述基板的所述第三安装面上,各所述存储芯片分别通过所述第三安装面电性连接至所述第三端子;
所述第二塑封体形成于所述基板的所述第三安装面上,以密封各所述存储芯片;其中,所述第三端子与所述重布线结构上的所述中继端子电性连接。
9.如权利要求2至8任一项所述的半导体封装结构,其特征在于,所述电磁干扰屏蔽结构的所述连接框部开设有与所述容纳腔室连通的通孔,所述通孔在对应侧边的总面积小于所述连接框部的对应侧边总面积的50%。
10.如权利要求9所述的半导体封装结构,其特征在于,所述通孔的形状选自于圆形与多边形的其中之一,在所述连接框部的单一侧边上至少开设一个所述通孔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711004001.3/1.html,转载请声明来源钻瓜专利网。