[发明专利]一种XILINX FPGA DCM复位信号设计方法及系统

说明书

本发明公开了一种XILINX FPGA DCM复位信号设计方法及系统。其中，该系统包括：DCM全局复位模块、DCM失锁判断模块、DCM输入输出异常判断模块和DCM模块；其中，DCM全局复位模块产生全局复位信号和锁定判断信号；DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，如果锁定，则产生锁定指示信号；DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断所述DCM输入输出异常判断模块是否异常。本发明解决了因输入信号不稳定等原因造成的DCM失锁或错锁从而导致的FPGA处理功能失效的问题。

技术领域

本发明属于空间微波遥感技术领域，尤其涉及一种XILINX FPGA DCM复位信号设计系统及其方法。

背景技术

宽带信号采集处理，例如数字相关器及雷达信号信号处理器往往采用FPGA加多片高速AD、DA以及时钟分频器的方法实现。其时钟网络的可靠性设计是关键环节。

以全极化微波辐射计数字相关器为例，XILINX FPGA采用DCM模块对晶振提供的50MHz本地时钟进行分频、倍频的处理，然后对钟分频器进行配置。

随后FPGA会对时钟分频器提供的250MHz时钟进行分频、倍频的处理以适应算法的需要。然而，实际使用过程中DCM容易发生因输入时钟不稳定等因素造成失锁或错锁的现象，而且往往在输入时钟稳定后DCM不能自动恢复正常。因此DCM输出时钟的可靠性就是影响产品工作稳定性的关键环节。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种XILINX FPGA DCM复位信号设计方法及系统，解决了因输入信号不稳定等原因造成的DCM失锁或错锁从而导致的FPGA处理功能失效的问题。

本发明目的通过以下技术方案予以实现：根据本发明的一个方面，提出了一种XILINX FPGA DCM复位信号设计系统，其特征在于包括：DCM全局复位模块、DCM失锁判断模块、DCM输入输出异常判断模块和DCM模块；其中，所述DCM全局复位模块在本地时钟作用下，由DCM输入输出异常复位信号、初始复位信号和DCM失锁判断复位信号根据一定算法产生全局复位信号和锁定判断信号，并将全局复位信号传输给所述DCM模块，所述DCM全局复位模块将锁定判断信号传输给所述DCM失锁判断模块；所述DCM模块在DCM输入时钟作用下，根据一定条件下输出DCM锁定信号至所述DCM失锁判断模块，所述DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，将DCM失锁判断复位信号传输给所述DCM全局复位模块，如果锁定，则产生锁定指示信号并传输给所述DCM输入输出异常判断模块；所述DCM模块根据DCM输入时钟产生二分频时钟并将其传输给所述DCM输入输出异常判断模块，所述DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断所述DCM输入输出异常判断模块是否异常，如果异常则产生DCM输入输出异常复位信号并将其传输给所述DCM全局复位模块。

上述XILINX FPGA DCM复位信号设计系统中，所述DCM输入输出异常判断模块对本地时钟、DCM输入时钟和二分频时钟进行比较包括：根据本地时钟、DCM输入时钟和二分频时钟得到DCM输入时钟循环计数值和二分频时钟循环计数值；判断DCM输入时钟循环计数值是否为二分频时钟循环计数值的两倍，如果正确，则所述DCM输入输出异常判断模块正常，否则异常。

上述XILINX FPGA DCM复位信号设计系统中，一定条件为满足全局复位信号的结束时间大于预设的锁定时间条件。

上述XILINX FPGA DCM复位信号设计系统中，由DCM输入输出异常复位信号、初始复位信号和DCM失锁判断复位信号根据逻辑或算法产生全局复位信号和锁定判断信号。