[发明专利]一种XILINX FPGA DCM复位信号设计方法及系统

权利要求书

1.一种XILINX FPGA DCM复位信号设计系统，其特征在于包括：DCM全局复位模块、DCM失锁判断模块、DCM输入输出异常判断模块和DCM模块；其中，

所述DCM全局复位模块在本地时钟作用下，由DCM输入输出异常复位信号、初始复位信号和DCM失锁判断复位信号根据一定算法产生全局复位信号和锁定判断信号，并将全局复位信号传输给所述DCM模块，所述DCM全局复位模块将锁定判断信号传输给所述DCM失锁判断模块；

所述DCM模块在DCM输入时钟作用下，根据一定条件下输出DCM锁定信号至所述DCM失锁判断模块，所述DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，将DCM失锁判断复位信号传输给所述DCM全局复位模块，如果锁定，则产生锁定指示信号并传输给所述DCM输入输出异常判断模块；其中，一定条件为满足全局复位信号的结束时间大于预设的锁定时间条件；

所述DCM模块根据DCM输入时钟产生二分频时钟并将其传输给所述DCM输入输出异常判断模块，所述DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断所述DCM输入输出异常判断模块是否异常，如果异常则产生DCM输入输出异常复位信号并将其传输给所述DCM全局复位模块。

2.根据权利要求1所述的XILINX FPGA DCM复位信号设计系统，其特征在于：所述DCM输入输出异常判断模块对本地时钟、DCM输入时钟和二分频时钟进行比较包括：根据本地时钟、DCM输入时钟和二分频时钟得到DCM输入时钟循环计数值和二分频时钟循环计数值；判断DCM输入时钟循环计数值是否为二分频时钟循环计数值的两倍，如果正确，则所述DCM输入输出异常判断模块正常，否则异常。

3.根据权利要求1所述的XILINX FPGA DCM复位信号设计系统，其特征在于：由DCM输入输出异常复位信号、初始复位信号和DCM失锁判断复位信号根据逻辑或算法产生全局复位信号和锁定判断信号。

4.一种XILINX FPGA DCM复位信号设计方法，其特征在于，所述方法包括以下步骤：

步骤一：DCM全局复位模块根据初始复位信号产生全局复位信号和锁定判断信号，并将全局复位信号传输给DCM模块并将DCM模块复位，将锁定判断信号传输给DCM失锁判断模块；

步骤二：DCM模块在DCM输入时钟作用下，输出DCM锁定信号至DCM失锁判断模块，DCM失锁判断模块根据锁定判断信号判断DCM锁定信号是否锁定，如果未锁定，则产生DCM失锁判断复位信号，将DCM失锁判断复位信号传输给DCM全局复位模块，DCM全局复位模块根据DCM失锁判断复位信号产生全局复位信号并传输给DCM模块并将DCM模块复位；如果锁定，则产生锁定指示信号并传输给DCM输入输出异常判断模块；

步骤三：DCM模块根据DCM输入时钟产生二分频时钟并将其传输给DCM输入输出异常判断模块，DCM输入输出异常判断模块根据锁定指示信号对本地时钟、DCM输入时钟和二分频时钟进行循环计数并比较，以此判断DCM输入输出异常判断模块是否异常，如果异常则产生DCM输入输出异常复位信号并将其传输给所述DCM全局复位模块，DCM全局复位模块根据DCM输入输出异常复位信号产生全局复位信号并传输给DCM模块并将DCM模块复位；

在步骤二中，根据满足全局复位信号的结束时间大于预设的锁定时间条件后输出DCM锁定信号至DCM失锁判断模块。

5.根据权利要求4所述的XILINX FPGA DCM复位信号设计方法，其特征在于：在步骤三中，DCM输入输出异常判断模块对本地时钟、DCM输入时钟和二分频时钟进行比较包括：根据本地时钟、DCM输入时钟和二分频时钟得到DCM输入时钟循环计数值和二分频时钟循环计数值；判断DCM输入时钟循环计数值是否为二分频时钟循环计数值的两倍，如果正确，则DCM输入输出异常判断模块正常，否则异常。

6.根据权利要求4所述的XILINX FPGA DCM复位信号设计方法，其特征在于：在步骤一中，全局复位信号的产生时长为199-202ms。