[发明专利]一种射频SOI芯片的封装方法及封装结构

说明书

本发明提供一种射频SOI芯片的封装方法及封装结构，所述封装方法包括以下步骤：S1：提供一基于SOI晶圆制造的射频器件片；S2：在器件片正面进行晶圆级环氧模塑料封装，得到第一塑封层；S3：去除背衬底，并在器件片背面进行晶圆级环氧模塑料封装，得到第二塑封层；S4：在第二塑封层中形成与射频器件焊盘位置相对应的第一通孔；S5：继续形成暴露出焊盘的第二通孔；S6：于第一通孔及第二通孔中形成与焊盘连接的导电柱。本发明通过引入3D封装/晶圆级成型/穿塑孔工艺，可以降低工艺难度。另外，通过双面成型，避免了键合硅晶圆载片，可以彻底避免硅衬底对射频信号的吸收，避免谐波畸变或损耗风险，并且有效改善SOI器件的导热性能，提高封装后模组的性能。

技术领域

本发明属于芯片封装领域，涉及一种射频SOI芯片的封装方法及封装结构。

背景技术

在半导体技术中，目前很多产品都需要薄片(8英寸，晶圆厚度＝150um)的处理方法。目前常用的方法有两种：一种是Disco的Taiko Wafer方法；另一种是键合方法；两种方法的设备耗资巨大，而且两种方法需要的耗材费用也相当高，同时产量(Throughput)较低。

在射频器件中，包括射频前端器件，由于衬底硅的吸收射频信号，会产生谐波畸变(harmonic distortion)或谐波损耗(harmonic loss)，这样，射频信号的损失比较大，所以考虑将绝缘体上硅(SOI)硅片的硅衬底切除，减少因硅衬底的损耗，但是由于减薄后的硅片厚度比较薄，只能通过在器件(device)的正面键合(bonding)一片载片(carrier wafer)，以方便进行硅通孔(TSV)工艺将引线从背面引出。但是，这样的一个改进，由于载片目前还是使用硅晶圆，所以Q值提高有限；同时，由于把埋氧层(BOX)下面的硅衬底(Si substrate)去掉了，使得SOI器件的导热性变差了。

现有的薄片芯片封装方法包括如下步骤：

(1)晶圆键合(Wafer Bonding)：提供射频SOI及载片，将射频SOI正面与载片共晶键合(Eutectic Bonding)；

(2)器件晶圆研磨(Device wafer(Si)grinding)：通过研磨将器件晶圆背面的Si减薄；

(3)器件晶圆湿法去除(Device wafer(Si)wet strip)：通过湿法腐蚀去除器件晶圆背面剩余的Si；

(4)TSV光刻与刻蚀(TSV PhotoEtch)：在器件晶圆背面形成光阻层，并通过光刻在所述光阻层中形成开口，通过所述开口对器件晶圆进行刻蚀，形成暴露出器件晶圆正面的焊盘背面的硅通孔；

(5)光阻去除及阻挡层、种子层沉积(PR strip and barrier and seeddeposition)：去除光阻层，在硅通孔底部及侧壁沉积阻挡层及种子层；

(6)光刻与铜电镀，以及湿法刻蚀与氧化层沉积(PhotoCu ECP，Wet etchOxidedep)：在硅通孔中形成Cu导电柱，通过湿法腐蚀去除硅通孔外多余的金属，并在器件晶圆背面沉积氧化层；

(7)再布线层电镀及去除(RDL plating and strip)：进行光刻工艺，并在器件晶圆背面形成与Cu导电柱连接的再布线层，然后去除多余的材料层，并进行湿法腐蚀；

(8)凸点下金属层溅射(UBM Sputter)：在器件晶圆背面形成PBO(Polybenzoxazole，聚苯并恶唑)层，并在PBO层中形成暴露出所述再布线层的开口；然后通过物理气相沉积法(PVD)在PBO层表面及暴露出的再布线层表面形成凸点下金属层；

(9)凸点电镀(Bump plating)：在所述凸点下金属层表面形成光阻层，并在所述光阻层中形成开口，在所述开口中形成Cu/Ni凸点下金属层，然后电镀形成凸点；接着再去除光阻层，湿法腐蚀掉多余的凸点下金属层，并进行凸点的回流；