[发明专利]一种基于忆阻器的具有稳态可塑性的神经元电路

说明书

本发明公开了一种基于忆阻器的具有稳态可塑性的神经元电路，包括：激发模块，脉冲产生模块和反馈模块；激发模块的信号输入端接收前神经元产生的输入脉冲，用于根据输入脉冲输出激发脉冲；脉冲产生模块的输入端连接至激发模块的输出端，用于根据激发脉冲的触发产生相应的兴奋脉冲，反馈模块的输入端连接至脉冲产生模块的第二输出端，反馈模块的输出端连接至激发模块的反馈输入端，反馈模块用于将兴奋脉冲的频率与神经元固有脉冲频率进行比较，并根据比较结果输出相应的反馈电压。本发明能够实现生物神经系统中的一种负反馈机制—内稳态可塑性，能够自适应调节神经元的兴奋频率，并且使兴奋频率保持在神经元的固有兴奋频率。

技术领域

本发明属于新兴的电路技术应用领域，更具体地，涉及一种基于忆阻器的具有稳态可塑性的神经元电路。

背景技术

在生物神经系统中，神经元与神经突触相互连接并传递信息。神经活动可以通过长时程增强效应(LTP)和长时程抑制效应(LTD)增强或减弱神经元之间的突触连接，然而这种正反馈调节机制的持续作用可能会导致神经网络的过度兴奋或过度抑制。为了避免这种情况的出现，神经系统中还存在另外一种与LTP和LTD互补的负反馈调节机制，即稳态可塑性。稳态可塑性有两种表现形式，分别存在于突触和神经元中。存在于神经元的稳态可塑性能够自适应调节神经元的兴奋频率，并保持在神经元的固有兴奋频率范围内，以实现负反馈调节功能。

在神经形态计算研究领域中，通过电路器件或系统实现生物神经活动是重要研究方向，然而目前存在的对于生物神经系统可塑性的硬件实现，大多数是针对存在于生物突触中的稳态可塑性研究，很少有对存在于神经元的稳态可塑性研究。现有的具有稳态可塑性的神经元大多是由体积较大，无法大规模集成的传统CMOS集成。为了实现神经元的稳态可塑性，在相关研究中，一些学者将神经元的稳态可塑性规则以软件代码的形式实现，并且对于基于此规则的神经网络实现的模式识别精度有了显著提高，然而软件代码的实现是基于串 行的工作方式，运算速度较慢，且并不能实时对神经元的兴奋频率进行调节，因此研究一种体积小，能够大规模集成的，并且可以实现并行调节的神经元电路对于神经形态计算以及进一步的类脑智能研究有重要意义。

忆阻的发现是神经形态计算领域的重要转折点，自从忆阻的概念在 1979年由蔡少棠首次提出，越来越多的学者开始对忆阻及相关应用进行研究。忆阻因其非易失性，纳米级体积，低功耗等特性，被广泛应用于神经形态系统中。在脉冲神经网络中，忆阻作为神经突触可以实现PSTDP， TSTDP，SRDP等突触可塑性；在非脉冲神经网络中，由多个忆阻构造的忆阻交叉阵列广泛应用于多层神经网络，胜者通吃网络，以及卷积神经网络中，实现神经网络权值调节。忆阻同样也可以用于构造神经元电路，基于忆阻的神经元电路体积小，易于集成到大规模电路，且可以实现神经元的基本功能，即对输入进行累加，到达神经元阈值电压后产生兴奋脉冲。本发明提出一种基于忆阻器的并且具有稳态可塑性神经元电路，能够自适应调节神经元的兴奋频率，并保持在神经元的固有频率范围以内。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种基于忆阻器的具有稳态可塑性的神经元电路，旨在完善当前对基于忆阻的神经元电路的功能，使其具备更加仿生的功能，并进一步应用于神经形态计算的世纪应用如模式识别等。所设计的神经元电路能够实现对模式识别精度有很大提升的稳态可塑性规则，并且给出了频率与神经元内忆阻值的关系，有利于今后相关领域更深的研究，同时也对生物神经可塑性的研究具有一定的启发作用。