[发明专利]封装结构及其制造方法

说明书

一种芯片封装结构，其包括第一重布线路以及第二重布线路。第一重布线路具有多个第一顶部导电接垫以及多个第一底部导电接垫。第一底部导电接垫的布局密度大于第一顶部导电接垫的布局密度。第二重布线路位于第一重布线路上且电性连接至第一重布线路。第二重布线路具有多个第二顶部导电接垫以及多个第二底部导电接垫。第二底部导电接垫的布局密度大于第二顶部导电接垫的布局密度。各第二底部导电接垫直接耦接至对应的第一顶部导电接垫。一种封装结构的制造方法也被提出。

技术领域

本发明是涉及一种封装结构，且特别涉及一种具有铜与铜直接接合结构的封装结构。

背景技术

一般而言，以美国专利公开号US 9,431,335 B2为例，用于集成电路（integratedcircuit；IC）的封装结构包括位于顶部重布线路层以及底部重布线路层之间的模封材料，多个部分嵌入至模封材料中的金属柱，各个金属柱具有顶端以及底端，顶端连接到顶部重布线路层内对应的金属接垫，且底端连接到底部重布线路层内对应的金属接垫。芯片设置在底部重布线路层内的多个底部金属接垫的底侧上，底胶填充在芯片以及多个底部金属接垫之间的间隙中，且多个焊球位于多个顶部金属接垫的顶侧上。上述现有技术的缺点是在封装结构中，铜柱占据了相当大的厚度。因此，如何在封装结构微型化的同时还能够维持工艺的简单性实为本领域的技术人员的一大挑战。

发明内容

本发明提供一种封装结构及其制造方法，其可以使封装结构小型化，同时维持工艺的简单性。

本发明提供一种芯片封装结构，其包括第一重布线路以及第二重布线路。第一重布线路具有多个第一顶部导电接垫以及多个第一底部导电接垫。第一底部导电接垫的布局密度大于第一顶部导电接垫的布局密度。第二重布线路位于第一重布线路上且电性连接至第一重布线路。第二重布线路具有多个第二顶部导电接垫以及多个第二底部导电接垫。第二底部导电接垫的布局密度大于第二顶部导电接垫的布局密度。各第二底部导电接垫直接耦接至对应的第一顶部导电接垫。

本发明提供一种封装结构的制造方法。本方法包括以下步骤：提供第一重布线路，第一重布线路具有多个第一顶部导电接垫以及多个第一底部导电接垫，第一底部导电接垫的布局密度大于第一顶部导电接垫的布局密度；提供第二重布线路，第二重布线路具有多个第二顶部导电接垫以及多个第二底部导电接垫，第二底部导电接垫的布局密度大于第二顶部导电接垫的布局密度；第一重布线路的第一顶部导电接垫接合至第二重布线路的第二底部导电接垫。

基于上述，上述的封装结构可以比一般的封装结构更薄，因为第一重布线路直接接合至第二重布线路，而不会在其之间形成导电柱。因此，可以使封装结构小型化，同时维持工艺的简单性。

为了让本发明的上述特征和优点能更明显易懂，下文特别列举实施例，并结合附图作详细说明如下。

附图说明

图1A至图1E是根据本发明一实施例的封装结构的制造方法的剖面示意图。

图2A至图2E是根据本发明不同实施例对应于图1A的接合区的剖面示意图。

符号说明

10：封装结构

11：第一图案化导电层

12：第一介电层

12a：顶面

12b：底面

13：第一导通孔

15：电子元件

15a：表面

21：第二图案化导电层

22：第二介电层

22a：顶面

22b：底面