[发明专利]封装结构及其制造方法有效
申请号: | 201710971657.6 | 申请日: | 2017-10-18 |
公开(公告)号: | CN108231716B | 公开(公告)日: | 2020-05-19 |
发明(设计)人: | 胡迪群 | 申请(专利权)人: | 胡迪群 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L21/60 |
代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 隆翔鹰 |
地址: | 中国台湾新竹县*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 结构 及其 制造 方法 | ||
1.一种封装结构,其特征在于,包括:
第一重布线路,所述第一重布线路具有多个第一顶部导电接垫、多个第一底部导电接垫、多个第一图案化导电层以及多个第一导通孔,其中所述多个第一底部导电接垫的布局密度大于所述多个第一顶部导电接垫的布局密度,所述多个第一导通孔电性耦接至所述多个第一图案化导电层,其中所述第一重布线路具有与所述多个第一图案化导电层交替重叠的多个第一介电层,最顶部的所述第一介电层具有顶面,所述多个第一顶部导电接垫从最顶部的所述第一介电层的所述顶面突出;
第二重布线路,所述第二重布线路位于所述第一重布线路上且电性连接至所述第一重布线路,所述第二重布线路具有多个第二顶部导电接垫、多个第二底部导电接垫、多个第二图案化导电层以及多个第二导通孔,其中所述多个第二底部导电接垫的布局密度大于所述多个第二顶部导电接垫的布局密度,且各所述第二底部导电接垫直接耦接至对应的所述第一顶部导电接垫,所述多个第二导通孔电性耦接至所述多个第二图案化导电层,其中所述第二重布线路具有与所述多个第二图案化导电层交替重叠的多个第二介电层,最底部的所述第二介电层的一底面与各所述第二底部导电接垫的一底面共面,且所述多个第二底部导电接垫的底面面向所述第一重布线路;以及
间隙,所述间隙位于所述第一重布线路中最顶部的所述第一介电层以及所述第二重布线路中最底部的所述第二介电层之间。
2.根据权利要求1所述的封装结构,其特征在于,所述间隙的距离等于所述第一重布线路的所述多个第一顶部导电接垫的厚度。
3.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:
接合界面,所述接合界面位于所述第一顶部导电接垫与对应的所述第二底部导电接垫之间,其中所述接合界面是铜对铜的金属接合。
4.根据权利要求3所述的封装结构,其特征在于,所述接合界面包括至少一种杂质,所述杂质选自由镍和镓所组成的群组。
5.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:
接合层,所述接合层填充至位于所述第一重布线路中最顶部的所述第一介电层以及所述第二重布线路中最底部的所述第二介电层之间的所述间隙。
6.根据权利要求5所述的封装结构,其特征在于,所述第一重布线路的多个第一顶部导电接垫嵌入至所述接合层中。
7.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:
电子元件,所述电子元件设置在与所述第二重布线路相对的所述第一重布线路上,其中所述电子元件通过所述第一重布线路电性连接至所述第二重布线路。
8.根据权利要求1所述的封装结构,其特征在于,所述封装结构还包括:
多个导电端子,所述多个导电端子位于与所述第一重布线路相对的所述第二重布线路上,其中所述多个导电端子通过所述第二重布线路电性连接至所述第一重布线路。
9.一种封装结构的制造方法,其特征在于,所述制造方法包括:
提供第一重布线路,其中所述第一重布线路具有多个第一顶部导电接垫以及多个第一底部导电接垫,且所述多个第一底部导电接垫的布局密度大于所述多个第一顶部导电接垫的布局密度;
提供第二重布线路,其中所述第二重布线路具有多个第二顶部导电接垫以及多个第二底部导电接垫,且所述多个第二底部导电接垫的布局密度大于所述多个第二顶部导电接垫的布局密度;
接合所述第一重布线路的所述多个第一顶部导电接垫以及所述第二重布线路的所述多个第二底部导电接垫;以及
在接合所述第一重布线路的所述多个第一顶部导电接垫以及所述第二重布线路的所述多个第二底部导电接垫之后,在所述第一重布线路以及所述第二重布线路之间形成间隙。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于胡迪群,未经胡迪群许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710971657.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:芯片封装结构
- 下一篇:一种封装元件及其制备方法