[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。所述形成方法可获得的具有良好宽度均匀性的所述替代鳍部，从而可改善半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

载流子的迁移率对于FinFET的电学性能有着重要影响，为了提高载流子的迁移率，引入新型沟道材料制作FinFET，例如：以Ⅲ-Ⅴ族化合物InGaAs作为NMOS沟道材料、化合物SiGe作为PMOS沟道材料。新型沟道材料制作的FinFET表现出更高的载流子迁移率，具有广阔的应用前景。

但是，即使在FinFET制作工艺中引入新型沟道材料，现有技术的半导体结构的电学性能仍然较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够获得具有良好均匀性的替代鳍部，从而提高半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。

可选的，采用选择性外延工艺形成所述替代鳍部。

可选的，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层。

可选的，所述外延过渡层的材料与所述衬底的材料相同。

可选的，所述外延过渡层的材料与所述替代鳍部的材料相同，所述外延过渡层的生长温度低于所述替代鳍部的生长温度。

可选的，所述替代鳍部的材料为锗化硅或铟砷化镓。

可选的，先形成所述第二隔离层，后形成所述替代鳍部。

可选的，形成所述第二隔离层的工艺步骤为：在所述第一隔离层顶部、所述临时鳍部顶部、所述第一凹槽内以及所述第一凹槽顶部形成第二隔离膜；去除位于所述第一隔离层顶部、所述临时鳍部顶部以及所述第一凹槽顶部的第二隔离膜，形成所述第二隔离层。

可选的，采用原子层沉积工艺形成所述第二隔离膜。

可选的，形成所述第一凹槽的工艺步骤包括：在所述第一隔离层顶部以及所述临时鳍部顶部形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述伪鳍部，形成所述第一凹槽；去除所述第一光刻胶层。