[发明专利]芯片封装结构及相关引脚接合方法

说明书

本发明公开了一种芯片封装结构，包含有一芯片以及一软性薄膜基板。该芯片形成有一金凸块，该软性薄膜基板形成有一引脚，其中该金凸块包含一第一接合面以及数个侧壁。该金凸块通过一共晶材料包覆层，电性连接该引脚，且该共晶材料包覆层覆盖该第一接合面以及该数个侧壁的至少一个。

技术领域

本发明涉及一种芯片封装结构及相关引脚的接合方法，尤其涉及一种采用非嵌入式接合的芯片封装结构及相关引脚的接合方法。

背景技术

薄膜覆晶(Chip on Film，COF)封装是一种将晶粒覆晶接合(Flip Chip Bonding)在软性薄膜基板(Film Substrate)上的技术，以取代传统打线(Wire Bonding)方式。通过薄膜覆晶封装，可运用软性薄膜基板作为芯片的载体，通过将芯片上的金凸块(Gold Bump)与软性薄膜基板上的引脚接合(Inner Lead Bonding)，以将芯片及其电子零件直接安置于软性薄膜基板上。如此可省去传统的印刷电路板，达到更轻薄短小的目的。

为了因应芯片性能提升(例如：分辨率增加)，或者为符合组件轻薄短小的需求，引脚接合技术面临了高脚数(High Pin Count)和细间距(Fine Pitch)的设计挑战。由于细间距引脚或金凸块接合的精密度要求较高，因此在设计对应封装技术时，须考虑引脚尺寸、金凸块尺寸、共晶材料、接合应力以及焊接温度等参数并加以优化分析，使得引脚与金凸块的接点具有良好的导电性、机械结合度以及足够的可靠度。

图1为一芯片封装结构1进行引脚接合操作在一XZ平面上的第一视角图(沿一Y方向)。芯片封装结构1包含一芯片10、一金凸块(Gold Bump)11、一引脚(Inner Lead)12以及一软性薄膜基板(Film substrate)13。芯片10包含一晶粒(Die)100、至少一接垫(Pad)101以及一保护层(Passivation layer)102。

接垫101电性连接晶粒100，用来作为晶粒100的信号通道。保护层102覆盖晶粒100，其中保护层102形成有一开口(Passivation opening)103，以作为接垫101与金凸块11的连接通道。由于开口103的结构设计，当金凸块11经由高温熔解而设置于芯片10上时，液态的金凸块11会呈现凹陷表面113，其中开口103面积会影响凹陷表面113占整体表面积的比例(例如95％)。另一方面，引脚12形成于软性薄膜基板13上，且引脚12的表面平整。

金凸块11与引脚12可采用热压合方式来进行接合，以接合金凸块11及引脚12。进一步地，为了让金凸块11的凹陷表面113与引脚12的接触面积最大化，因此在接合时会施加一压力或应力，让引脚12嵌入金凸块11，使得引脚12确实接触金凸块11的凹陷表面113，如此可确保接合强度，以避免芯片封装结构1因封装工艺本身或是成品运送过程所导致的脱落与接触不良问题。然而，上述施加压力的接合方式存有芯片封装结构1受损的风险，进而导致良率问题。例如，施加压力可能会破坏金凸块11下方的接垫101、保护层102及晶粒100等组件，导致芯片封装结构1受损。

此外，为了确保引脚12能够被嵌入金凸块11，需要设计让金凸块11的宽度大于引脚12的宽度，以确保接合强度。然而，增加金凸块11宽度，不仅会减少在单位面积下的信号通道数，也会增加金凸块11的材料使用量，导致制造成本上升。

因此，实有必要提供一种芯片封装结构及相关引脚接合方法，以符合上述需求。

发明内容

因此，本发明的主要目的即在于提供一种芯片封装结构及相关引脚接合方法，以符合上述需求。

本发明公开一种芯片封装结构，包含有一芯片，形成有一金凸块；以及一软性薄膜基板，形成有一引脚；其中该金凸块包含一第一接合面以及数个侧壁，该金凸块通过一共晶材料包覆层电性连接该引脚，且该共晶材料包覆层覆盖该第一接合面以及该数个侧壁的至少一个。