[发明专利]芯片高精度电阻自校准电路

说明书

技术领域

本发明涉及一种芯片高精度电阻自校准电路，集成电路芯片中片上高精度电阻的自校准产生电路，涉及芯片设计技术领，特别是高性能模拟芯片的设计技术。

背景技术

传统集成电路（芯片）的片上电阻有很大的工艺误差，高达+/-20%。 这样会导致芯片电路偏差很大，从而导致各个电路的偏置状态偏差很大，特别是对敏感电路的影响比较大。这样大的电流偏差提高的芯片的设计难度。为了减小芯片的电流偏差，一般高性能的芯片设计都会在芯片外部购买采用一个片外高精度电阻来产生精准的电流(+/-5%)以内，从而提高芯片的量产率。这样做便提高的芯片的外部应用成本。

发明内容

本发明专利采用了片上自校准方式，在不需要片外高精度电阻的情况下，采用充放电方式实现片上电阻的自校正，实现片上电阻从+/-20%的偏差减小到+/-5%以内。该校准方法需要片上高精度电容一起协同合作，所以需要采用65nm 工艺节点以下的工艺，本发明的技术解决方案是。

芯片上设置有，片上晶体振荡器或稳定时钟产生源，片上RC 充放电校准时钟产生电路模块，片上RC 充电电路，片上RC 放电电路，片上高精度电容， 片上开关电阻阵列，比较器模块，数字检测判决电路，模拟参考电压产生模块，稳压电源模块。

本发明实施例的目在于提供一种实施方法，旨在解芯片片上电阻工艺偏差大导致的一系列不良因素，设计了一种适用于65nm 工艺节点以下的片上电阻自校准的电路，所述方法包括如下步骤：

第一步，片上晶体振荡器或稳定时钟产生源产生一个稳定的频率和占空比的时钟信号到片上RC 充放电校准时钟产生电路模块中；

第二步，RC充放电校准时钟产生模块根据输入的参考时钟源， 内部产生充放电电路需要的非交叠三相时钟，一个时钟给RC充电电路，一个时钟给RC放电电路以及一个时钟给比较器电路和数字检测判决电路；

第三步：片上RC 充电电路和RC 放电电路，通过片上RC 充放电时钟产生电路送来的时钟，对片上开关电阻阵列和片上高精度电容组成的RC并联阵列进行充放电；

第四步：RC 并联阵列充放电后在RC 并联阵列上产生的模拟电压和模拟参考电压产生模块产生的参考电压进行比较，比较通过比较器模块完成，比较结束后把比较器的输出送到数字检测判决电路进行判决，判决结果返回数字控制信号到片上开关电阻阵列控制电阻阵列的开关，最后实现片上电阻的自动校准；

第五步，以上所有电路均在片上稳压电源模块供电下下工作。

本发明的技术方案是：采用了片上自校准方式，在不需要片外高精度电阻的情况下，采用充放电方式实现片上电阻的自校正，采用65nm 工艺节点以下的工艺。

本发明的有益效果是：实现片上高精度电阻，精度误差从原来的+/-20% 缩小到+/-5% 以内，使芯片上的各种高精度敏感电路的设计偏差减小，大大提高芯片的量产率。同时，这种校准方式不需要采用片外高精度电阻为基准参考，可以省去片外基准电阻的费用和出场校准时间，从而也节省了芯片量产和应用的成本。

附图说明

下面结合附图和实例对本发明进一步说明，图1芯片电路原理图。

图中标号分别为：1：时钟产生源；2：片上RC 充放电校准时钟产生电路模块；3：片上RC 充电电路；4：片上RC 放电电路；5：片上高精度电容；6：片上开关电阻阵列；7：比较器模块；8：数字检测判决电路；9：模拟参考电压产生模块；10：稳压电源模块。

具体实施方式

下面参照附图详细介绍本发明的示例性实施例。提供这些示例性实施例的目的是为了使得本领域普通技术人员能够清楚地理解本发明，并且根据这里的描述能够实现本发明。附图和具体实施例不旨在对本发明进行限定，本发明的范围由所附权利要求限定。

所述方法包括如下步骤：

第一步，片上晶体振荡器或稳定时钟产生源产生一个稳定的频率和占空比的时钟信号到片上RC 充放电校准时钟产生电路模块中；

第二步，RC充放电校准时钟产生模块根据输入的参考时钟源， 内部产生充放电电路需要的非交叠三相时钟，一个时钟给RC充电电路，一个时钟给RC放电电路以及一个时钟给比较器电路和数字检测判决电路；

第三步：片上RC 充电电路和RC 放电电路，通过片上RC 充放电时钟产生电路送来的时钟，对片上开关电阻阵列和片上高精度电容组成的RC并联阵列进行充放电；