[发明专利]光电子半导体芯片

说明书

本发明申请是于申请日为2013年9月26日提交的、申请号为201380050875.6(国际申请号为PCT/EP2013/070042)以及发明名称为“用于对半导体层的区域进行分割的方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种用于对半导体层的区域进行分割的方法和一种光电子半导体芯片。

本申请要求德国专利申请10 2012 217 524.5和10 2012 220 909.3的优先权，其公开内容在此通过参考结合于此。

背景技术

从DE 10 2011 010 503 A1中已知，光电子半导体芯片的半导体层设有掩模并且将耦合输出结构引入到半导体层的耦合输出侧中。随后，将掩模移除并且借助于第二掩模同样用刻蚀法将半导体层分割成各个区域，随后从所述各个区域制造各个半导体芯片。

发明内容

本发明的目的在于，提供一种用于对半导体层的区域进行分割并且将耦合输出结构引入到半导体层中的更简单的并且更快速的方法。

所述目的借助根据本发明的实施例的方法和根据本发明的实施例的半导体芯片来实现。其他有利的实施方式在后续的描述中得出。

所述方法具有下述优点：仅借助一个掩模并且在一个方法步骤中将耦合输出结构引入到半导体层中并且同时对半导体层的至少一个区域进行分割。因此，所述方法可简单地、成本适当地并且快速地执行。不同于现有技术，不需要使用多个掩模和/或执行多种刻蚀法。借助于所述方法，例如制造具有用于产生光的半导体层的光电子半导体芯片。通过同时粗糙化并且将槽引入到半导体芯片周围，即台面刻蚀，得到半导体芯片周围的未粗糙化的边缘。由于芯片棱边尖锐，在最后的光学检验中可更容易地就缺陷或污染检验芯片棱边。由此，提高光学检验的可靠性。

在现有技术中，芯片边缘也是粗糙化的并进而芯片棱边在检验中显得是非常波浪形的，使得只能困难地识别用于自动检验的可限定的清楚边界。

在一个实施方式中，掩模在一个方法步骤中被施加并进而具有统一的厚度。

在一个改进形式中，使用硬质掩模作为掩模。硬质掩模可简单地制造，是成本适当的并且能够实现耦合输出结构的和分割半导体层的区域的精确的结构化。

在另一个实施方式中，硬质掩模为漆掩模。

在另一个实施方式中，使用气态的或液态的刻蚀介质作为刻蚀剂。使用气态的或液态的刻蚀介质是已知的技术并且能够实现成本适当地执行方法。

在另一个实施方式中，刻蚀法是干式刻蚀法。

在另一个实施方式中，在干式刻蚀法中使用等离子体。例如在此为Cl等离子体。

所述方法尤其适合于将耦合输出结构引入到外延施加的半导体层中。例如，外延生长的半导体层能够以氮化镓层的形式构成。

在另一个实施方式中，在移除掩模之后，执行另一个结构化步骤，以便使半导体层的到目前被遮盖的区域设有耦合输出结构。以所述方式，改进光耦合输出的效率。

附图说明

本发明的上述特性、特征和优点以及实现其的方式和方法结合在下文中对实施例的描述可更清楚和更明确地理解，结合附图详细阐述所述实施例，其中

图1示出第一方法步骤的示意图，

图2示出第二方法步骤的示意图，

图3示出具有掩模的半导体层的示意俯视图，以及

图4示出半导体芯片的示意图。

具体实施方式

图1以示意性剖面图示出半导体层2，在所述半导体层的上侧上施加有结构化的掩模1。半导体层2可以设置在载体20上，如所示出的那样。载体20例如可以具有Ge、Si、GaAs、AlN或SiN或者由相应的层构成，所述层由Ge、Si、GaAs、AlN或SiN构成。掩模1例如以硬质掩模的形式构成。硬质掩模例如可以具有氮化硅或氧化硅。此外，硬质掩膜也可以为漆掩模。掩模的结构化借助光刻法利用光刻胶和相应的刻蚀介质来执行。例如，为了将掩模结构化或移除，刻蚀过程可以借助氢氟酸(HF)或用氨缓冲的氢氟酸执行。

半导体层2例如具有上部的掺杂的第一半导体层3。邻接于第一半导体层3设有掺杂的第二半导体层4。第一半导体层3可以是负掺杂的，而第二半导体层4可以是正掺杂的。同样地，第一半导体层3可以是正掺杂的，而第二半导体层4可以是负掺杂的。在第一和第二半导体层3、4之间的边界区域中，构成用于产生光的有源区5。与所选择的实施方式相关地，也可以设有更复杂的层结构来构成有源区5。尤其地，有源区5可以由具有不同掺杂的层的序列构成。半导体层2例如为光电子半导体层，尤其是LED半导体芯片。