[发明专利]半导体器件

说明书

可以提供一种半导体器件。所述半导体器件可以包括：时段码生成电路，其被配置为生成具有与第一命令或第二命令相对应的逻辑电平组合的时段码。所述半导体器件可以包括码合成电路，其被配置为将时段码与前一合成码相加，来生成合成码。所述半导体器件可以包括缓冲器控制电路，其被配置为将合成码与选择控制码进行比较，来生成用于控制数据选通信号的输入的缓冲器去激活信号。

相关申请的交叉引用

本申请要求2017年3月20日提交的申请号为10-2017-0034872的韩国申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例总体而言可以涉及一种包括输入缓冲器电路的半导体器件，所述输入缓冲器电路被配置用于接收数据选通信号。

背景技术

近来，从数据选通信号生成的多个输入/输出(I/O)控制信号已被用于包括半导体器件的半导体系统的快速操作。I/O控制信号可以设定为彼此具有不同的相位，并且可以用于数据的输入和输出。例如，半导体器件可以生成具有90度的相位差的四个I/O控制信号，并且可以利用四个I/O控制信号来接收或输出数据。在这种情况下，半导体器件可以以比利用数据选通信号输入或输出数据的其它半导体器件更高的速度操作。

发明内容

根据一个实施例，可以提供一种半导体器件。所述半导体器件可以包括时段码生成电路、码合成电路和缓冲器控制电路。时段码生成电路可以被配置为生成具有与第一命令或第二命令相对应的逻辑电平组合的时段码。码合成电路可以被配置为将时段码与前一合成码相加，来生成合成码。缓冲器控制电路可以被配置为将合成码与选择控制码进行比较，来生成用于控制数据选通信号的输入的缓冲器去激活信号。

根据一个实施例，可以提供一种半导体器件。所述半导体器件可以包括：码选择电路、码合成电路和缓冲器控制电路。码选择电路可以被配置为基于合成码来输出第一控制码或第二控制码作为选择控制码。码合成电路可以被配置为将具有与第一命令或第二命令相对应的逻辑电平组合的时段码与前一合成码相加，来生成合成码。缓冲器控制电路可以被配置为将合成码与选择控制码进行比较，来生成用于控制数据选通信号的输入的缓冲器去激活信号。

附图说明

图1是示出了根据本公开的实施例的半导体器件的配置的框图。

图2是示出了根据由命令执行的操作所生成的时段码的逻辑电平组合的表。

图3是示出了图1的半导体器件所包括的码合成电路的示例的配置的框图。

图4是示出了图1的半导体器件所包括的输入缓冲器电路的示例的电路图。

图5是示出了图1的半导体器件所包括的码选择电路的示例的电路图。

图6是示出了图1的半导体器件所包括的比较/控制信号生成电路的示例配置的框图。

图7是示出了图6所示的比较/控制信号生成电路的操作的时序图。

图8是示出了图1的半导体器件所包括的码比较电路的示例的电路图。

图9是示出了在图1的半导体器件所包括的缓冲器去激活信号生成电路的示例的电路图。

图10和图11是示出了图1至图9所示的半导体器件的操作的时序图。

图12是示出了采用参照图1至图11所描述的半导体器件的电子系统的配置的框图。

具体实施方式

下面将参照附图来描述本公开的各种实施例。然而，这里描述的实施例仅用于示例的目的，并非旨在限制本公开的范围。

各种实施例可以针对控制数据选通信号的输入的半导体器件。