[发明专利]半导体器件

权利要求书

1.一种半导体器件，其包括：

时段码生成电路，其被配置为生成具有与第一命令或第二命令相对应的逻辑电平组合的时段码；

码合成电路，其被配置为将所述时段码与前一合成码相加，来生成合成码；以及

缓冲器控制电路，其被配置为将合成码与选择控制码进行比较来生成比较信号，以及响应于所述比较信号来生成缓冲器去激活信号。

2.根据权利要求1所述的半导体器件，

其中，所述第一命令对应于第一写入操作，以及

其中，执行所述第一写入操作，而无前导码时段。

3.根据权利要求1所述的半导体器件，

其中，所述第二命令对应于第二写入操作，以及

其中，所述第二写入操作是利用前导码时段执行的。

4.根据权利要求1所述的半导体器件，其中，所述缓冲器控制电路被配置为生成缓冲器去激活信号，如果合成码的逻辑电平组合与对应于合成码的选择控制码的比特位的逻辑电平组合一致，则所述缓冲器去激活信号被使能。

5.根据权利要求1所述的半导体器件，其中，所述缓冲器控制电路包括：

码比较电路，其被配置为将选择控制码与合成码进行比较，来生成所述比较信号；以及

缓冲器去激活信号生成电路，其被配置为与输入/输出I/O控制信号同步地输出比较信号作为缓冲器去激活信号。

6.根据权利要求5所述的半导体器件，

其中，所述I/O控制信号包括第一I/O控制信号和第二I/O控制信号；以及

其中，所述缓冲器去激活信号生成电路被配置为与所述第一I/O控制信号同步地输出比较信号作为缓冲器去激活信号，并且被配置为与所述第二I/O控制信号同步地输出比较信号作为缓冲器去激活信号。

7.根据权利要求5所述的半导体器件，其中，所述缓冲器控制电路包括：

比较/控制信号生成电路，其被配置为基于前导码信号、第一命令和第二命令来生成比较/控制信号，

其中，所述码比较电路被配置为基于比较/控制信号而将选择控制码与合成码进行比较，来生成比较信号。

8.根据权利要求7所述的半导体器件，其中，如果通过第一命令执行第一写入操作或者通过第二命令执行第二写入操作，则所述比较/控制信号电平在根据潜伏信息设定的时间点改变。

9.根据权利要求1所述的半导体器件，还包括输入缓冲器电路，其被配置为基于所述缓冲器去激活信号而接收数据选通信号，来生成内部数据选通信号。

10.根据权利要求1所述的半导体器件，还包括：

分频电路，其被配置为对通过将数据选通信号缓冲所生成的内部数据选通信号进行分频，来生成第一I/O控制信号和第二I/O控制信号；以及

控制码生成电路，其被配置为基于所述第一I/O控制信号对第一控制码进行计数，并且被配置为基于所述第二I/O控制信号对第二控制码进行计数。

11.根据权利要求1所述的半导体器件，还包括码选择电路，其被配置为基于所述合成码来输出第一控制码或第二控制码作为选择控制码。

12.根据权利要求11所述的半导体器件，其中，如果第一I/O控制信号被触发，则对所述第一控制码进行计数，并且如果第二I/O控制信号被触发，则对所述第二控制码进行计数。

13.根据权利要求12所述的半导体器件，其中，通过对将数据选通信号缓冲而生成的内部数据选通信号进行分频，来生成所述第一I/O控制信号和所述第二I/O控制信号。