[发明专利]超低介电常数金属间介电层的形成方法

说明书

超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。

技术领域

本公开实施例涉及半导体集成电路制造，特别有关于超低介电常数金属间介电层的形成方法。

背景技术

随着晶体管制程技术的进步，晶体管的尺寸已经缩小，且集成电路的每单位面积的晶体管数量也因此增加。增加的装置密度需要更进步的互连技术，且此互连技术能实现以期望的速度在装置之间传递信号并满足低电阻和低电容(例如，低电阻电容(RC)时间常数)的需求。随着集成电路变得更复杂且部件(feature)尺寸变小，也使得互连RC时间常数对信号延迟的影响加剧。在半导体后段(back-end-of line，BEOL)制程中，用金属间介电层制造金属互连结构，其导致金属互连结构产生电容。电容的产生造成不希望发生的半导体电路的信号传递速度的降低。

使用低介电常数(low-k)介电材料形成金属间介电层，在某种程度上已降低电容的产生且改善信号传递速度。然而，低介电常数介电材料有不利的特性和性质，例如高孔隙率，使其在某些半导体制造过程中容易受损，例如蚀刻、沉积和湿制程，而损害其介电常数(亦即，增加其介电常数)。

特别在先进技术中，例如5纳米节点(5-nanometer node，N5)或更先进的技术，亟需能达到期望的电容、良率和可靠度的解决方法。

发明内容

根据一些实施例，提供超低介电常数(extra low-k，ELK)金属间介电层(inter-layer metal dielectric layer，IMD)的形成方法。此方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电材料层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上，且将硬遮罩图案化以产生窗口，移除窗口下方的层以产生开口，移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层，以及在开口中形成金属层。

根据另一些实施例，提供集成电路的制造方法。此方法包含形成多个装置于基底上，以产生制程中的基底；以及通过产生后段制程(BEOL)金属和介电层，对前述装置实施传导电力和信号布线(routing)互连，其中产生后段制程金属和介电层包含形成金属间介电层于制程中的基底上；形成超低介电常数介电层于金属间介电层上；形成介电盖于超低介电常数介电层上；形成包含氮化钛(TiN)的硬遮罩于该介电盖上，且将硬遮罩图案化以产生窗口；移除窗口下的层以产生沟槽，被移除的层包含介电盖、超低介电常数介电层和金属间介电层；以及形成包含铜(Cu)的金属层于沟槽内。

根据又一些实施例，提供半导体装置，其包含第一金属间介电层形成于制程中的基底上；粘着层形成于第一金属间介电层上，粘着层包含氧化硅或碳氧化硅；超低介电常数介电层形成于粘着层上，超低介电常数介电层包含掺杂碳且富含氧的氧化硅材料；保护层形成于超低介电常数介电层上；以及金属层，从超低介电常数介电层延伸至第一金属间介电层。

附图说明

为了让本公开实施例的各个观点能更明显易懂，以下配合附图作详细说明。应该注意，根据工业中的标准范例，各个部件(features)未必按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本公开的一或更多实施例，描绘超低介电常数(extra low-k，ELK)介电层的制造方法的示范制程流程图。

图2是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。

图3是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。