[发明专利]新型FinFET静电防护电压箝位装置及其制备方法

权利要求书

1.新型FinFET静电防护电压箝位装置，其特征在于，包括：

体引出(4)；

所述新型FinFET静电防护电压箝位装置由制作在半导体基底上的FinFET和体引出(4)组成；所述FinFET包括电流通路(2)和栅端介质(3)；

所述体引出(4)形态上相交于FinFET的电流通路(2)，与电流通路(2)垂直或成一角度相交。

2.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，

所述半导体基底(1)为硅基、锗基、SOI和化合物衬底，电流通路(2)的材料为硅、锗、化合物，栅端介质(3)为高K材料及高K堆叠结构。

3.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，所述体引出(4)的高度等于或者低于电流通路(2)的高度。

4.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，所述体引出(4)与电流通路(2)是同一种材料，或者是相互间应力小、结合之后势垒低的不同材料。

5.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，所述栅端介质(3)覆盖电流通路(2)，用于作为电流通路(2)与栅电极之间的绝缘介质。

6.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，所述栅端介质(3)完整或者部分覆盖体引出(4)，用于防止体引出(4)与栅电极短路。

7.根据权利要求1所述的新型FinFET静电防护电压箝位装置，其特征在于，应用时，电流通路(2)的两端一端接源端另一端接漏端，体引出(4)与源端接同一电位或者接一固定电位。

8.新型FinFET静电防护电压箝位装置的制备方法，其特征在于，包括：

步骤1：利用但不限于淀积、键合等方法将电流通路(2)制备在半导体基底(1)之上；

步骤2：刻蚀掉电流通路(2)的多余部分，电流通路(2)与体引出(4)在俯视角度呈现垂直或者成一角度的交叉结构；

步骤3：选择性地刻蚀掉体引出(4)的上部；

步骤4：选择性地提高体引出(4)的掺杂浓度或者在体引出(4)的表面做合金；

步骤5：制备栅端介质(3)，形成新型FinFET静电防护电压箝位装置。

9.根据权利要求8所述的新型FinFET静电防护电压箝位装置的制备方法，其特征在于：步骤2中，选择性刻蚀的方法通过修改掩膜版的手段来达到。

10.根据权利要求8所述的新型FinFET静电防护电压箝位装置制备方法，其特征在于：

步骤3中，通过包括控制ICP的刻蚀量的方法得到高度相较于电流通路(2)更低的体引出(4)；如果选择制备电流通路(2)与体引出(4)高度一致的结构，此步骤省略。