[发明专利]一种肖特基器件的制备方法及结构

说明书

本发明提供一种肖特基器件的制备方法及结构，该方法包括：在衬底上形成沟槽；用高密度等离子体气相沉积法在沟槽底部填充底部氧化层；在沟槽内填满光阻后去除沟槽外的氧化层；在沟槽侧壁上生长栅氧层并于沟槽内填充导电材料；去除沟槽上部的部分导电材料及栅氧层，在沟槽中部保留栅氧层及导电材料；在衬底表面、沟槽上部沉积肖特基金属层；在肖特金属层上形成电极层和金属引线层；电极层下凹填满沟槽的上部空间。本发明有利于在保持器件低漏电、耐压的基础上增加器件的抗反向浪涌能力，有效的降低相同器件面积下的沟槽型肖特基器件的正向导通电压，可缩小沟槽间距，减小特征尺寸，提高芯片集成度，并易于实现，成本可控。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种肖特基器件的制备方法及结构。

背景技术

随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。

肖特基二极管是贵金属(金、银、铝、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体→贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属→N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。肖特基二极管是一种低功耗、超高速半导体器件。最显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降低。其多用作高频、低压、大电流整流二极管、续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用。在通信电源、变频器等中比较常见。

功率肖特基器件是一种用于大电流整流的半导体两端器件，目前常用的功率肖特基器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作，金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。沟槽型MOS结构的采用缩小了传统PN结保护环的面积，当器件所用芯片面积相同时，可以降低器件的正向导通压降。

然而，现有的沟槽型肖特基器件，受沟槽蚀刻、晶向、炉管氧化膜生长条件影响，沟槽底部氧化膜相对较薄，而在加反向偏压时，沟槽底部电场最强，随着电压的增加，沟槽底部的氧化膜质量直接影响到器件的耐压、漏电以及抗浪涌的能力。如何在保持器件耐压、抗浪涌等性能的基础上，缩小沟槽间距，减小特征尺寸，提高芯片集成度已成为本领域技术人员亟待解决的重要问题。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种肖特基器件的制备方法及结构，用于解决现有技术中的种种问题。

为实现上述目的及其他相关目的，本发明提供一种肖特基器件的制备方法，包括以下步骤：

S1在N型外延层衬底上形成沟槽；

S2采用高密度等离子体气相沉积法在所述沟槽底部填充一定厚度的底部氧化层，然后去除所述底部氧化层上方沟槽侧壁上的氧化层；

S3在所述沟槽内填满光阻，然后去除所述沟槽外的氧化层；

S4去除所述光阻，然后在暴露的所述沟槽侧壁上生长栅氧层，并于所述沟槽内填充导电材料；

S5去除所述沟槽上部的部分所述导电材料、上部侧壁上的栅氧层及所述沟槽外部的栅氧层，在所述沟槽中部保留栅氧层及导电材料；