[发明专利]半导体器件及制造其的方法

说明书

一种半导体器件包括：在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸的第一布线和第二布线，第一布线和第二布线在不同于第一方向的第二方向上彼此相邻；在第一层间电介质膜上的硬掩模图案，硬掩模图案包括开口；以及在第一层间电介质膜内的气隙，气隙在第一方向上包括与开口垂直交叠的第一部分和不与开口交叠的第二部分。

技术领域

本公开涉及半导体器件及制造其的方法。

背景技术

随着半导体器件的按比例缩小随电子技术的发展而加速，需要半导体芯片的高集成和低功率。响应于对半导体器件的高集成和低功率的需求，半导体器件的特征尺寸持续地减小，并且金属间电介质膜的介电常数在后端(BEOL)工艺处持续地减小。同时，根据特征尺寸的减小，电阻电容以及布线之间的电介质膜的可靠性的改善会是重要的。

发明内容

根据实施方式的一方面，提供了一种半导体器件，其包括：衬底；在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸并在不同于第一方向的第二方向上彼此相邻的第一布线和第二布线；在第一层间电介质膜上的包括开口的硬掩模图案；以及在第一层间电介质膜内的气隙，气隙在第一方向上包括与开口垂直交叠的第一部分和不与开口交叠的第二部分。

根据实施方式的另一方面，提供了一种半导体器件，其包括：衬底；在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸并在不同于第一方向的第二方向上彼此相邻的第一布线和第二布线；在第一布线与第二布线之间在第一层间电介质膜内的包括由第一布线和第二布线限定的侧壁的第一凹陷；以及第一层间电介质膜上的第一硬掩模图案，第一硬掩模图案包括与第一凹陷的一部分、第一布线的一部分以及第二布线的一部分交叠的第一开口，其中第一凹陷在第一方向上的宽度大于第一开口在第一方向上的宽度。

根据实施方式的又一方面，提供了一种半导体器件，其包括：在衬底上的层间电介质膜；在层间电介质膜内的凹陷；其至少一部分设置在凹陷内的布线，布线的端部设置在凹陷内；在层间电介质膜和布线上的硬掩模图案，硬掩模图案覆盖布线的端部；以及在布线的端部与第一层间电介质膜之间的气隙。

根据实施方式的再一方面，提供了一种半导体器件，其包括：衬底；在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸的第一布线和第二布线，第一布线和第二布线在不同于第一方向的第二方向上彼此相邻；在第一层间电介质膜上的硬掩模图案，硬掩模图案包括开口；以及在第一层间电介质膜内的第一凹陷，第一凹陷包括与硬掩模图案的开口垂直交叠并延伸超过开口以交叠硬掩模图案的一部分的气隙。

根据实施方式的再一方面，提供了一种用于制造半导体器件的方法，其包括：形成在第一层间电介质膜内在第一方向上分别延伸并在不同于第一方向的第二方向上彼此相邻的第一布线和第二布线；在第一层间电介质膜上形成包括开口的硬掩模图案，开口在第一布线与第二布线之间暴露第一层间电介质膜的至少一部分；通过使用硬掩模图案作为掩模对由开口暴露的第一层间电介质膜执行等离子体处理工艺；通过去除等离子体处理的第一层间电介质膜在第一层间电介质膜内形成凹陷，凹陷在第一方向上的宽度大于开口在第一方向上的宽度；以及在凹陷内形成气隙。

附图说明

通过参照附图详细描述示例性实施方式，特征将对本领域普通技术人员变得明显，附图中：

图1示出根据一些示例实施方式的半导体器件的布局图。

图2示出图1的半导体器件的顶视图。

图3示出沿图1的线A-A的截面图。

图4示出图3的第一层间电介质膜和第一硬掩膜图案的视图。

图5示出沿图1的线B-B的截面图。

图6示出图5的部分P的放大图。

图7A至7C示出根据一些示例实施方式的半导体器件的示例视图。