[发明专利]一种IRIG-B直流码编解码装置的编解码方法

说明书

本发明属于同步授时的B码授时领域，特别涉及一种IRIG‑B直流码编解码装置的编解码方法。本发明包括时间接收模块、IRIG‑B码输出模块、IRIG‑B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG‑B码接收模块的TOD时间和秒脉冲、同步频率、IRIG‑B直流码，编解码模块的信号输出端输出IRIG‑B直流码、TOD时间和秒脉冲分别至IRIG‑B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG‑B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。

本申请是申请日为“2016.01.28”，申请号为“201610069062.7”，发明创造名称为“一种IRIG-B直流码编解码装置及其编解码方法”的分案申请。

技术领域

本发明属于同步授时的B码授时领域，特别涉及一种IRIG-B直流码编解码装置的编解码方法。

背景技术

IRIG-B码是一种串行的时间格式码，最早由美国靶场间仪器组(IRIG)提出，并被广泛用于时间同步传输系统中。IRIG-B码具有世界通用、接口标准化、适用于远距离传输等特点，在我国，工业控制、通信、气象、航天、电力系统测量与保护等领域的测试设备均采用IRIG-B国际时间标准作为时统设备的时间同步标准，并制定了相应的国军标。

DC码为IRIG-B直流码，DC码的帧周期为1秒，由100个码元组成，每个码元10ms，码元宽度分为8ms、5ms和2ms三种，分别代表码元“P”、“1”、“0”。为了便于传输和提取B码中的信息，每10个码元中有一个位置识别标识，分别称为P1、P2、…、P9、P0，帧参考标志是由位置识别标志P0和相邻的基准码元Pr组成的，Pr的前沿即是每帧的准秒时刻，也就是从该准秒时刻起，按秒、分、时、天等时间信息进行编码，最终形成DC码。

目前国内的IRIG-B直流码编解码大都以FPGA为核心控制器，资源消耗量大、同步精度低、工作效率和稳定性差。因此，亟需一种更高效的编解码装置来提供有效的编解码发法。

发明内容

本发明为了克服上述现有技术的不足，提供了一种IRIG-B直流码编解码装置，本发明不仅实现了IRIG-B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备授时精度高、系统稳定可靠的特点。

为实现上述目的，本发明采用了以下技术措施：

一种IRIG-B直流码编解码装置，包括时间接收模块、IRIG-B码输出模块、IRIG-B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG-B码接收模块的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块、时间输出模块的信号输入端。

优选的，所述编解码模块包括片上系统控制器，所述片上系统控制器内部集成时钟产生模块、FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS；

所述时钟产生模块接收分别来自时间接收模块、恒温晶振的秒脉冲、同步频率，所述时钟产生模块的信号输出端连接FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS的信号输入端，所述FPGA调制单元的输入端输入秒脉冲，所述ARM微处理器系统MSS接收来自时间接收模块的TOD时间，ARM微处理器系统MSS用于对TOD时间进行编码、并将编码后的TOD时间送入FPGA调制单元中进行调制得到同步的IRIG-B直流码，所述FPGA调制单元输出IRIG-B直流码至IRIG-B码输出模块的信号输入端；