[发明专利]一种存储器坏点管理的实现方法在审
| 申请号: | 201710895006.3 | 申请日: | 2017-09-28 |
| 公开(公告)号: | CN107908506A | 公开(公告)日: | 2018-04-13 |
| 发明(设计)人: | 彭永林 | 申请(专利权)人: | 芯海科技(深圳)股份有限公司 |
| 主分类号: | G06F11/20 | 分类号: | G06F11/20;G11C29/00 |
| 代理公司: | 深圳市凯达知识产权事务所44256 | 代理人: | 刘大弯 |
| 地址: | 518067 广东省深圳市南山*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 存储器 管理 实现 方法 | ||
技术领域
本发明属于存储器技术领域,特别涉及芯片的存储器。
背景技术
现在的芯片应用中,芯片的良率极大影响了整个项目的效益,同时存储器的良率是芯片良率的重中之重,而存储器失效地址(以下简称坏点)是导致存储器良率低的很大因素。因为存储器有坏点的话,会导致存储器无法保存数据,芯片程序根本无法正常运行。而存储器的良率又不可能达到100%,有些公司使用的存储器良率甚至只有80%甚至更低,如果直接使用这样的存储器,而不使用任何的补救措施,那就是让芯片良率低的离谱,整体的效益也无法接受。当前普遍的烧写器,当烧写校验存储器某个地址出错时,就把此芯片当做坏片丢弃了,造成了严重的浪费。
发明内容
基于此,因此本发明的首要目地是提供一种存储器坏点管理的实现方法,该方法解决存储器良率由于坏点影响而没达到100%,提高存储器良率,减少不必要的存储器损耗。
本发明的另一个目地在于提供一种存储器坏点管理的实现方法,该方法在芯片生产过程中就可以解决良率问题,大大提高芯片良率和项目进度以及客户满意度。
为实现上述目的,本发明的技术方案为:
一种存储器坏点管理的实现方法,其特征在于该实现方法首先在存储器开辟一个坏点管理区和一个备用数据区,实现步骤如下:
101、在烧写器烧写过程中,芯片自动实现判断存储器地址是否失效而无法保存数据,同时把此处的地址记录下来,保存到坏点管理区;
同时记录地址失效个数、烧写结果。
102、芯片判断坏点之后,把此时需要烧写的数据烧写到备用数据区,则备用数据区地址代替了坏点地址,实现坏点管理的目的;
103、芯片上电启动时,必须先加载坏点管理区,以便在CPU运行时,实时判断程序取指地址(也就是取出程序数据的存储器地址)是否等于坏点;
104、CPU运行时,实时判断程序取指地址是否等于坏点,及时把坏点替换为备用数据区地址,使得CPU取出正确的程序数据,芯片程序正常运行。
进一步,具体实现的控制流程如下:
S1、烧写器发送烧写命令;
S2、启动烧写模式,进行自动烧写;外部烧写器按照时序对芯片存储器进行烧写,芯片自动实现烧写;
S3、芯片烧写结束后,芯片自动开始对当前地址进行一次读存储器,校验数据是否等于需要烧写的数据,判断是否已经正确烧写数据到存储器,以下步骤简称读自校验。
S4、如果第一次读自校验不成功,则芯片自动开始对当前地址烧写第二次烧写,烧写完再进行一次读自校验;
S5、如果第二次读自校验不成功,则把当前地址认定为坏点,把其烧写进存储器的失效地址区,把当前需要烧写的数据烧写进存储器的备用数据区;
S6、把烧写结果保存到寄存器(如0110代表两次烧写都成功,1010代表两次烧写失败,0101代表第一次烧写成功,第二次烧写失败,1001代表第一次烧写失败,第二次烧写成功),同时坏点计数器加1,记录下坏点个数;
S7、芯片烧写结束后,会有一个结束标志位,外部烧写器可监控此结束标志位,进行下一步的操作;
S8、重复S1步到S7步,直到整个需要烧写的程序数据烧写完毕。
更进一步,该方法还包括有:
S9、烧写器把程序数据烧写完毕之后,代表着如果有存在坏点,都已经更新到坏点管理区,数据更新到备用数据区。
S10、芯片设计中需要在芯片上电的时候,加载坏点管理区,把所有的坏点保存到寄存器。
S11、芯片上电程序运行,程序运行过程中,芯片设计加入判断机制,实时判断程序取指地址(也就是存储器地址)是否等于坏点。
S12、程序运行到取指为坏点位置时,地址自动替换为备用数据区地址,进而读取备用数据区数据,让程序正常运行。
更进一步,所述坏点管理区和备用数据区可设置为64个地址(一共128个存储器地址资源);烧写结果4位寄存器,坏点计数器6位寄存器,烧写结束标志位1位寄存器;读自校验,以及烧写过程寄存器若干;上电加载坏点管理区所需寄存器64个。
本发明既可以实现提前预知烧写时遇到的存储器的坏点问题,分析存储器坏点程度,避免厂商坏存储器流传太多到芯片公司,又可以增加存储器坏点管理,提高芯片良率,降低成本,增加项目开发整体的效益。
附图说明
图1是本发明所实施的控制流程图。
图2是本发明所实施硬件系统的结构框图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯海科技(深圳)股份有限公司,未经芯海科技(深圳)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710895006.3/2.html,转载请声明来源钻瓜专利网。





