[发明专利]在衬底和/或鳍中包括器件隔离区的半导体器件

说明书

技术领域

本公开涉及半导体器件及制造其的方法。

背景技术

为了半导体器件密度增大，多栅晶体管已经被提出作为一项按比例缩放技术，根据该技术，成鳍形状或纳米线形状的多沟道有源图案(或硅体)被形成在衬底上，然后栅极被形成在多沟道有源图案的表面上。多栅晶体管可以允许容易的按比例缩放，因为它使用了三维沟道。此外，能提高电流控制能力而无需多栅晶体管的增加的栅极长度。此外，可以有效地抑制短沟道效应(SCE)，短沟道效应(SCE)是沟道区的电位受漏极电压影响的现象。

发明内容

本公开提供了可以通过减少/防止相邻晶体管的源极/漏极之间的短路而具有提高的可靠性和操作特性的半导体器件。本公开还提供了制造该半导体器件的方法以通过减少/防止相邻晶体管的源极/漏极之间的短路而提高可靠性和操作特性。

根据本公开的目的不限于以上阐述的那些，并且除以上阐述的那些之外的目的对本领域技术人员将由以下描述被清楚地理解。

根据这里各种各样的实施方式，一种半导体器件可以包括在衬底上的鳍型图案。该半导体器件可以包括在鳍型图案上的第一栅极结构，第一栅极结构包括第一栅极间隔物。该半导体器件可以包括在鳍型图案上的第二栅极结构，第二栅极结构与第一栅极结构间隔开并包括第二栅极间隔物。该半导体器件可以包括在第一栅极间隔物与第二栅极间隔物之间彼此间隔开的一对虚设间隔物。从鳍型图案的上表面到该对虚设间隔物的上表面的高度可以小于从鳍型图案的上表面到第一栅极间隔物和第二栅极间隔物的每个的上表面的高度。该半导体器件可以包括在该对虚设间隔物之间的沟槽。沟槽可以包括由鳍型图案和该对虚设间隔物中的一个限定的侧壁。此外，该半导体器件可以包括在沟槽中并包括第一绝缘膜和第一绝缘膜上的第二绝缘膜的器件隔离膜。第一绝缘膜可以沿着沟槽的侧壁和底表面延伸，并且第一绝缘膜在沟槽的底表面上的厚度可以大于第一绝缘膜在沟槽的侧壁上的厚度。

根据各种各样的实施方式，一种半导体器件可以包括在衬底上的鳍型图案。该半导体器件可以包括在鳍型图案上的第一栅极结构。第一栅极结构可以包括第一栅极间隔物。该半导体器件可以包括在鳍型图案上的第二栅极结构。第二栅极结构可以与第一栅极结构间隔开并包括第二栅极间隔物。该半导体器件可以包括在第一栅极间隔物与第二栅极间隔物之间彼此间隔开的一对虚设间隔物。该半导体器件可以包括在该对虚设间隔物之间并包括由鳍型图案和该对虚设间隔物限定的侧壁的沟槽。此外，该半导体器件可以包括器件隔离膜，器件隔离膜包括在沟槽的一部分中的第一绝缘膜以及覆盖第一绝缘膜的最上表面的第二绝缘膜。

根据各种各样的实施方式，一种半导体器件可以包括含第一区域和第二区域的衬底。该半导体器件可以包括在第一区域中的第一鳍型图案。该半导体器件可以包括在第一鳍型图案上、包括第一栅极间隔物的第一栅极结构。该半导体器件可以包括在第一鳍型图案上、与第一栅极结构间隔开并包括第二栅极间隔物的第二栅极结构。该半导体器件可以包括在第一栅极间隔物与第二栅极间隔物之间彼此间隔开的一对第一虚设间隔物。该半导体器件可以包括在该对第一虚设间隔物之间、包括由第一鳍型图案和该对第一虚设间隔物限定的侧壁的第一沟槽。该半导体器件可以包括在第一沟槽中并包括第一绝缘膜和第一绝缘膜上的第二绝缘膜的第一器件隔离膜。第一绝缘膜可以具有与第二绝缘膜不同的材料。该半导体器件可以包括在第二区域中的第二鳍型图案。该半导体器件可以包括在第二鳍型图案上、包括第三栅极间隔物的第三栅极结构。该半导体器件可以包括在第二鳍型图案上、与第三栅极结构间隔开并包括第四栅极间隔物的第四栅极结构。该半导体器件可以包括在第三栅极间隔物与第四栅极间隔物之间彼此间隔开的一对第二虚设间隔物。该半导体器件可以包括在该对第二虚设间隔物之间、包括由第二鳍型图案和该对第二虚设间隔物限定的侧壁的第二沟槽。此外，该半导体器件可以包括在第二沟槽中并包括与第一绝缘膜相同的材料的第二器件隔离膜。

根据各种各样的实施方式，一种半导体器件可以包括半导体衬底。该半导体器件可以包括在半导体衬底中的第一源极/漏极区和第二源极/漏极区。第一源极/漏极区和第二源极/漏极区可以是各个第一晶体管和第二晶体管的第一源极/漏极区和第二源极/漏极区。此外，该半导体器件可以包括在第一源极/漏极区与第二源极/漏极区之间在半导体衬底中的多层器件隔离区。多层器件隔离区可以包括凸出部分，该凸出部分远离半导体衬底凸出超过第一源极/漏极区和第二源极/漏极区的各自的最上表面。

附图说明