[发明专利]氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

说明书

本发明提供了一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置。在本发明提供的氧化物薄膜晶体管制备方法中，通过在形成源极和漏极的构图工艺中，对源极和漏极之间的第一金属层进行氧化处理，形成沟道保护层。使得在构图工艺次数较少的前提下，便可以形成对沟道起到有效保护作用的沟道保护层，有效提升了氧化物薄膜晶体管的电学性能。

技术领域

本发明涉及显示技术领域，特别是涉及一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置。

背景技术

氧化物薄膜晶体管(Oxide Thin Film Transistor，Oxide TFT)因为具有高迁移率，低的关态电流且工艺简单，设备和制作成本低，目前在LCD和OLED上的应用越来越多。

具体地，氧化物薄膜晶体管主要分为刻蚀阻挡(Etch Stop Layer，ESL)型和背沟道刻蚀(Back Channel Etch，BCE)型。如图1所示为现有技术中一种刻蚀阻挡型氧化物薄膜晶体管的剖面结构示意图，该ESL型Oxide TFT包括：基板110、栅极120、栅极绝缘层130、沟道140、阻挡层150、过孔151和152、源极161、漏极162，以及钝化层170。ESL型Oxide TFT在源漏极刻蚀的时候，阻挡层150对薄膜晶体管的沟道140有保护作用，但因为过孔151和152的对位问题，导致ESL型Oxide TFT的尺寸无法做小，且比BCE型Oxide TFT多一道构图工艺。如图2所示为现有技术中一种背沟道刻蚀型氧化物薄膜晶体管的剖面结构示意图，该BCE型Oxide TFT包括：基板210、栅极220、栅极绝缘层230、沟道240、源极251、漏极252，以及钝化层260。BCE型Oxide TFT虽然克服了对位的问题，但在源漏极刻蚀的时候薄膜晶体管的沟道240容易受到损伤，即对构成沟道240的材料铟镓锌氧化物(Indium G铝lium Zinc oxide，IGZO)有损伤，导致BCE型Oxide TFT的电学性能下降。因此，在钝化层260形成前需要用N₂O等离子体进行处理，以改善沟道损伤，但N₂O等离子体处理会影响源漏极金属铜铜的性能，因此，BCE型Oxide TFT的源极251和漏极252一般用三层，即在源漏极金属层的上面覆盖一层顶金属层并在源漏极金属层的下面设置一层底金属层进行保护，如采用MoNb作为制作顶金属层和底金属层的金属材料，但三层金属刻蚀速率不一致，非常容易形成屋檐，倒角等问题，影响氧化物薄膜晶体管的电学性能。

发明内容

本发明要解决的技术问题是提供一种氧化物薄膜晶体管及其制备方法、阵列基板和显示装置，能够在构图工艺次数较少的前提下，防止氧化物薄膜晶体管的沟道被破坏。

一方面，提供了一种氧化物薄膜晶体管，包括基板，以及位于所述基板上的栅极、栅极绝缘层和有源层；

覆盖在所述有源层上的源极、漏极以及位于所述源极和所述漏极之间的沟道保护层；

其中，所述源极和所述漏极均包括层叠设置的第一金属层和第二金属层，所述第一金属层与所述沟道保护层同层设置在所述有源层上，且所述沟道保护层由所述第一金属层的金属氧化形成。

进一步地，所述第一金属层的材质为铝，所述沟道保护层的材质为铝的氧化物。

进一步地，所述氧化物薄膜晶体管还包括：钝化层；其中，所述钝化层覆盖在所述源极、所述漏极以及所述沟道保护层表面。

进一步地，所述底金属层的厚度小于阈值厚度。

另一方面，还提供了一种阵列基板，包括如上所述的氧化物薄膜晶体管。

又一方面，还提供了一种显示装置，包括如上所述的阵列基板。

再一方面，还提供了一种氧化物薄膜晶体管制备方法，包括：

提供基板；