[发明专利]一种功率半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体器件及其制造技术领域，尤其涉及一种功率半导体器件及一种功率半导体器件的制作方法。

背景技术

在功率半导体器件领域，深沟槽MOSFET能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽MOSFET已经被广泛采用。深沟槽MOSFET的沟槽底部的场氧层厚度与器件的耐压息息相关，沟槽底部场氧层厚度越厚，器件的耐压越高，在制造过程中，由于工艺因素，沟槽侧壁的场氧层厚度与沟槽底部的场氧层厚度接近，导致沟槽侧壁的场氧层厚度过厚。深沟槽MOSFET沟槽之间的电荷补偿效应与沟槽侧壁的场氧层厚度有关，过厚的沟槽侧壁的场氧层会减弱器件的电荷补偿效应，使得在器件承受耐压时，器件表面的电场增强，而这会导致器件的雪崩耐量下降。为了降低器件的表面电场，生产厂家通常会提高深沟槽MOSFET沟槽之间的外延层的电阻率，而这种方法又会明显提高器件的导通电阻。如图1所示，为传统的深沟槽功率半导体，栅极导电多晶硅9为矩形结构，且栅极导电多晶硅下方存在第一类绝缘介质体5，靠近栅极导电多晶硅9下表面的第一类绝缘介质体5厚度较厚。

因此，如何能够降低器件的导通电阻成为本领域技术人员亟待解决的技术问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种功率半导体器件及一种功率半导体器件的制作方法，以解决现有技术中的问题。

作为本发明的第一个方面，提供一种功率半导体器件，包括元胞区和终端保护区，所述元胞区位于所述功率半导体器件的中心，所述终端保护区环绕所述元胞区设置，所述元胞区包括第一导电类型硅衬底和设置在所述第一导电类型硅衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面设置有第二导电类型体区，在所述第二导电类型体区内形成U型沟槽，所述U型沟槽的深度能够深入到所述第一导电类型外延层内，其中，所述功率半导体器件还包括：填充在所述U型沟槽内的第一类绝缘介质体和第一类导电体，第一类绝缘介质体包围所述第一类导电体设置，且所述第一导电体的上端的两侧分别与所述第一类绝缘介质体以及所述第一导电类型外延层之间形成内沟槽，且所述内沟槽的截面形状为直角梯形，所述第一类绝缘介质体与所述第一导电体之间形成为直角梯形的锐角，所述第一类绝缘介质体与所述U型凹槽的侧壁形成为直角梯形的钝角，所述内沟槽内均设置有与所述内沟槽形状相适配的栅极导电多晶硅，且所述栅极导电多晶硅与所述第一导电类型外延层之间以及所述栅极导电多晶硅与所述第一导电体之间均设置绝缘栅氧化层。

优选地，所述锐角的角度范围为5°~60°。

优选地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一 导电类型为P型，第二导电类型为N型。

优选地，所述功率半导体器件还包括第一导电类型源极区，所述第一导电类型源极区位于所述第二导电类型体区的上表面。

优选地，所述功率半导体器件还包括第二类绝缘介质体层，所述第二类绝缘介质体层位于所述第一导电类型源极区的上端，并能够覆盖所述U型凹槽的上端口。

优选地，所述功率半导体器件还包括源极金属层，所述源极金属层位于所述第二类绝缘介质体层的上方，并通过设置在所述第二类绝缘介质体层上的通孔与所述第一导电类型源极区以及第二导电类型体区欧姆接触。

优选地，所述功率半导体器件还包括漏极金属层，所述漏极金属层位于所述第一导电类型硅衬底的下表面。

作为本发明的第二个方面，提供一种功率半导体器件的制作方法，其中，所述制作方法包括：

提供第一导电类型硅衬底；

在所述第一导电类型硅衬底上形成第一导电类型外延层；

在所述第一导电类型外延层上选择性的刻蚀形成U型凹槽；

在所述第一导电类型外延层的上表面以及所述U型凹槽的内壁上形成第一类绝缘介质体；

在所述U型凹槽内淀积第一导电体；

刻蚀所述第一导电体，形成第一类导电体；

刻蚀所述第一类绝缘介质体，形成内沟槽；

在所述内沟槽的内表面形成绝缘栅氧化层；

在所述内沟槽内淀积第二导电体；

刻蚀所述第二导电体，形成栅极导电多晶硅；

在所述第一导电类型外延层的上端注入第二导电类型杂质，热退火形成第二导电类型体区。

优选地，所述制作方法还包括：