[发明专利]一种金属氧化物半导体场效应晶体管及其制造方法

说明书

技术领域

本发明属于半导体器件研究领域，主要涉及一种Quasi-double SOI的金属氧化物半导体场效应晶体管及其制造方法。

背景技术

绝缘体上的硅（SOI,Silicon on Insulator)是一种经过处理的特殊的硅片，其结构的主要特点是在衬底层和有源层之间埋入绝缘层（一般是SiO₂）来隔断有源层和衬底之间的电气连接。这一结构特点为绝缘体上硅的器件带来了寄生效应小、速度快、功耗低和集成度高的优点。由于SOI是一种全介质隔离技术，它可以减少器件之间的寄生晶体管。因此，SOI MOSFET(金属氧化物场效应晶体管)是一种很重要的器件，但是因为SOI器件的背栅效应，SOI器件会出现阈值电压漂移和漏电流增大的现象。

如图1所示为传统SOI器件结构，在这类传统SOI MOSFET 结构中，当埋氧层（BOX，buried oxide）中累积的正电荷达到一定程度从而产生较大的电压时，会在埋氧层和body的接触处形成反型沟道。由于源、漏两端和埋氧层接触，这样就会形成漏电通道，造成器件的开启，从而影响电路的性能。

目前现有的技术中，以Sandia国家实验室的BUSFET为代表可以解决SOI MOSFET的漏电现象。但是，如图2所示，BUSFET的非对称结构给电路设计带来了诸多不便。

发明内容

本发明为解决上述技术问题，提供一种金属氧化物半导体场效应晶体管及其制造方法，能有效解决背栅漏电，该晶体管结构对称、背栅不漏电的SOI场效应晶体管不仅降低了电路的功耗，而且给电路设计带来了很大的方便。

本发明的技术方案如下：

一种金属氧化物半导体场效应晶体管，其特征在于：从下至上包括作为支撑层的硅底层和作为绝缘层的埋氧层，埋氧层上包括有作为有源层的硅顶层和P+层，P+层在硅顶层的侧面，P+层上生长形成有氧化层，氧化层上分别生长形成漏极和源极。

上述晶体管结构的制造方法，如下：

（a）准备一绝缘体，该绝缘体上硅的结构包括：硅底层、埋氧层（BOX层，Buried Oxide）和有源层。其中，有源层作为半导体器件的制作区域；埋氧层用于有效隔离有源层和衬底层之间的电气连接；硅底层一般比较厚，主要为上面两层提供机械支撑。

（b）在绝缘体的硅上制作器件时，首先在有源层的硅顶层上生长一层硅的氮化物为栅极占位。

（c）利用掩模板和光刻胶技术，对上述步骤（b）中的结构进行光刻，通过控制光刻离子的能量和光刻时间确定光刻的深度，从而光刻掉埋氧层上位于外沿部分的硅顶层和上面对应的碳化物，使得位于埋氧层上侧面的硅顶层形成待形成P+的区域；其中，所述待形成P+的区域的厚度为d1，1纳米＜d1＜10纳米。

（d）然后对待形成P+的区域进行离子注入；注入的离子与P型有源区摻杂的离子相同，以不引入其他离子为前提。同时注入离子的浓度要大于有源区离子浓度1~2个数量级，从而形成P+层。

（e）通过干氧法或者湿氧法在P+层上生长一层氧化层，该氧化层可以为二氧化硅薄膜；所述氧化层的厚度为d2，1纳米＜d2＜10纳米。

（f）通过外延生长技术步骤（e）形成的氧化层上生长出源、漏两端的硅层。

（g）最后对外延生长的硅层进行离子摻杂形成源极和漏极，最终形成quasi-double SOI 结构。

本发明的有益效果如下：

与传统SOI器件结构相比，本发明在源、漏两端加入氧化层和P+层，从而使源、漏两端与BOX隔离。基于上述结构，即使BOX中累积的正电荷达到一定程度，由于源、漏两端被隔离，漏电通道也形成不了，从而有效杜绝了背栅漏电。源、漏两端的P+作为体引出，不仅有效的抑制了部分耗尽型SOI器件的浮体效应，而且也降低了器件的体接触电阻。与BUSFET结构相比，由于本发明的源、漏两端都加入了氧化层和P+层，结构上有明显的对称性。这种对称性结构给电路设计带来了很大的方便。同时本发明也没有引入新的寄生晶体管，该晶体管的性能大大提高。另外，本发明从工艺的角度阐述了如何制造Quasi-double SOI晶体管。

附图说明

图1为传统的SOI MOSFET器件的结构示意图。

图2为现有的BUSFET非对称结构的SOI MOSFET器件结构示意图。

图3为本发明的结构示意图。

图4为本发明中准备的SOI wafer的结构示意图。

图5为在图4的结构的顶层硅上生长一层氮化物来做栅的占位的示意图。