[发明专利]静态随机存取存储元件

说明书

本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一虚置栅极，该两者间隔有一位线节点，其中该虚置栅极是经由一金属层电连接到一接地电压。

技术领域

本发明涉及集成电路元件的领域相关，特别是涉及含有鳍式场效晶体管的静态随机存取存储单元。

背景技术

集成电路的功能与效能在过去的四十年间有着爆炸性的成长。在集成电路的演进中，电路的功能密度(即每芯片区域中互连元件的数量)一般会随着图形尺寸(即制作工艺所能制作出的最小部件或是线结构)的缩小而增长。电路尺寸的微缩是有益于增加生产效率并降低相关成本，但同时也会增加IC制作以及制作工艺的复杂度。一般的互补式金属氧化物半导体IC元件中会有两种主要的组成部件，亦即晶体管与导线。经由尺寸的微缩，晶体管的效能与密度都能获得改善得以如前述般增进IC的效能与功能性。然而，将晶体管彼此互联的导线(互连结构)却会因尺寸微缩的关系而劣化。因此在现今的IC电路中是导线对于IC的效能、功能性以及功耗有主要的影响。

为增进功能密度，半导体装置中常常整合有逻辑电路与内嵌式静态随机存取存储单元(static random-access memory,SRAM)，这类的应用遍及工业与科研用的子系统、车用电子、移动电话、数码相机、以及微处理器等等。SRAM具有不需刷新即可保存数据的优点，其单元中会含有不同数目的晶体管，通常被称为晶体管数目，如六晶体管(6T)SRAM、八晶体管(8T)SRAM等。这些晶体管一般会构成数据栓锁来存储一个位数据。其他的晶体管则可加入来控制该些晶体管的存取。SRAM单元通常会排列成具有多个行与列的阵列型态。每列SRAM单元都连接到一字符线，其会决定是否选择当前的SRAM单元。每行SRAM单元都连接到一位线(或是一对互补的位线)，其是用来将位数据写入或从SRAM单元中读取数据。

仅靠尺寸微缩的动作已无法满足SRAM的高密度需求。举例言之，传统平面式晶体管的SRAM单元结构在半导体尺寸小到一定程度以下会出现效能劣化以及漏电等问题。为了克服此难题，业界提出了鳍式或多鳍式的三维晶体管架构，亦即鳍式场效晶体管(FinFETs)。鳍式场效晶体管应用在金属氧化物半场效晶体管结构中可以有效控制其短通道效应。为了要达到最佳的控制并缩减面积，一般会希望鳍状结构能越薄越好，制作这类超薄型态的鳍状结构的其中一方法就是间隙壁光刻制作工艺，其作法为在心轴(mandrel)图形的侧壁上形成间隙壁，之后将心轴图形移除后该间隙壁就可作为硅基板蚀刻制作工艺中的蚀刻掩模。心轴图形与间隙壁的尺寸将会决定鳍状结构的宽度与节距。对于该些心轴图形与间隙壁的关键尺寸的一致度上的控制是对于内嵌式FinFET SRAM设计的一大挑战。

近来在FinFET晶体管技术方面的进程已得以制作出高阶的FinFET SRAM单元。然而先进半导体科技中所需要的极小特征尺寸仍然容易诱发装置的漏电问题。举例言之，在附近有虚置单元或浮置栅状态的字符线的设计下，SRAM中的位单元产生次临界漏电流的问题。此时电流会因为邻近的虚置字符线没有完全关闭的缘故从位单元流向虚置单元。为因应现今对于更小型电子装置的需求，如何解决这类半导体漏电流问题变得更重要且迫切。

发明内容

本发明的其中一目的在于提出一种静态随机存取存储元件(SRAM)，其在使用虚置图形减轻微负载效应的情况下能更抵抗漏电损，且可在不影响现有的布局设计与制作工艺规划的前提下借着加入对应的虚置图形来进一步改善图形的一致度。