[发明专利]半导体元件的制造方法

说明书

本发明提供一种半导体元件的制造方法，包括下列步骤。在衬底上依序形成第一导电层、第一氧化层以及硬遮罩层。图案化硬遮罩层与第一氧化层，以形成包括硬遮罩图案与第一氧化图案的堆叠结构。进行氧化制程，以于堆叠结构与第一导电层的表面形成第二氧化层，且第一导电层的邻近堆叠结构的侧壁的区域经氧化而形成延伸氧化图案。移除第二氧化层。以堆叠结构为遮罩移除被暴露出的第一导电层及其下方的衬底，以形成第一导电结构，且在衬底中形成凹陷。移除堆叠结构。移除延伸氧化图案。

技术领域

本发明涉及一种半导体元件的制造方法，尤其涉及一种存储器元件的制造方法。

背景技术

随着积体电路朝向更高的集积度发展，快闪存储器的主动区之间的间隔也随之缩减。换言之，浮置栅极之间的开口的深宽比越来越大，以使得在浮置栅极上方以及相邻的浮置栅极之间形成控制栅极时容易在相邻的浮置栅极之间形成缝隙(seam)或孔洞(void)。如此一来，对控制栅极进行图案化时容易产生侧向蚀刻，而降低浮置栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio；GCR)。

发明内容

本发明提供一种半导体元件的制造方法，可避免将控制栅极填入浮置栅极之间的凹陷时形成缝隙或孔洞。

本发明的半导体元件的制造方法包括下列步骤。在衬底上依序形成第一导电层、第一氧化层以及硬遮罩层。图案化硬遮罩层与第一氧化层，以形成包括硬遮罩图案与第一氧化图案的堆叠结构。进行氧化制程，以于堆叠结构与第一导电层的表面形成第二氧化层，且第一导电层的邻近堆叠结构的侧壁的区域经氧化而形成延伸氧化图案。移除第二氧化层。以堆叠结构为遮罩移除被暴露出的第一导电层及其下方的衬底，以形成第一导电结构，且在衬底中形成凹陷。移除堆叠结构。移除延伸氧化图案。

基于上述，通过将第一导电层的邻近于堆叠结构的侧壁的区域氧化而形成延伸氧化图案，可使第一导电层与延伸氧化图案的界面经形成为弧面或斜面。如此一来，对第一导电层进行图案化且将延伸氧化图案移除后，可使第一导电结构的顶部具有圆角或斜角。因此，在相邻的第一导电结构之间及第一导电结构上形成第二导电层时，可避免在相邻的第一导电结构之间形成缝隙或孔洞。如此一来，后续对第二导电层进行图案化时，可避免产生侧向蚀刻而造成栅极耦合率下降的问题。再者，本实施例的半导体元件的制造方法可在不用对第一导电结构进行非等向性蚀刻的情况下使得第一导电结构具有圆角或斜角。因此，可避免对第一导电结构进行非等向性蚀刻时由等离子体对第一导电结构所造成的损坏。

在一些实施例中，氧化第一导电层的部分区域的方法可包括临场蒸气产生法，其可在短时间内完成。因此，可降低半导体元件的制造方法的热预算，也即可减少热能对半导体元件的影响。此外，还可简单地通过调整临场蒸气产生法的操作时间而调整第一导电结构的圆角的弧度(或斜角的斜率)。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例的半导体元件的制造方法的流程图。

图2A至图2I是依照本发明一实施例的半导体元件的制造流程的剖面示意图。

具体实施方式

请参照图1与图2A，本发明的一实施例可例如是快闪存储器的存储器元件的制造方法，包括下列步骤。首先，进行步骤S100，在衬底100上依序形成第一导电层102、第一氧化层104以及硬遮罩层106。