[发明专利]嵌入式组件封装结构及其制造方法

说明书

一种封装结构包含界定供安置裸片的空腔的载体。电介质材料填充所述裸片周围的所述空腔。第一导电层安置在所述载体的第一表面上方。第一电介质层安置在所述裸片的有源表面、所述第一导电层及所述载体的所述第一表面上方。第一导电图案安置在所述第一电介质层上方，且电连接到所述第一导电层及所述裸片的所述有源表面。第二电介质层安置在所述载体的所述第二表面上方，且界定具有与所述空腔的侧壁对准的壁的孔。第二导电层安置在所述第二电介质层上方。第三导电层安置在所述空腔的所述侧壁及所述第二电介质层的所述壁上。

技术领域

本公开涉及封装结构及其制造方法。确切地说，本公开涉及具有嵌入式组件的封装结构及制造此类封装结构的方法。

背景技术

至少部分地由对于较小组件及增强型性能的需求驱使，半导体组件变得越来越复杂。

可将嵌入式技术视为实现具有多功能性的较高水平的整合及形成因素收缩优点的解决方案。传统地，嵌入裸片的动作已承受由诸多因素引起的负担，例如：将已知良好裸片专用于较差产生衬底内置工艺；较长循环时间；检测、测试及重工嵌入式裸片结构的难度。

发明内容

在一或多个实施例中，一种封装结构包含界定供安置裸片的空腔的载体。电介质材料填充所述裸片周围的所述空腔。第一导电层安置在所述载体的第一表面上方。第一电介质层安置在所述裸片的有源表面、所述第一导电层及所述载体的所述第一表面上方。第一导电图案安置在所述第一电介质层上方，且电连接到所述第一导电层及所述裸片的所述有源表面。第二电介质层安置在所述载体的所述第二表面上方，且界定具有与所述空腔的侧壁对准的壁的孔。第二导电层安置在所述第二电介质层上方。第三导电层安置在所述空腔的所述侧壁及所述第二电介质层的所述壁上。

在一或多个实施例中，一种封装结构包含界定空腔的载体。裸片安置在所述空腔中。所述裸片具有有源表面及与所述有源表面相对的背表面。所述裸片包含位于所述有源表面上的接触垫。第一导电层安置在所述载体的第一表面上方。第一电介质层安置在所述裸片的所述有源表面、所述第一导电层及所述载体的所述第一表面上方。第一导电图案安置在所述第一电介质层上方，所述第一导电图案电连接到所述第一导电层及所述裸片的所述有源表面。第二导电层安置在所述载体的所述第二表面上方。第三导电层安置在所述空腔的侧壁上且将所述第一导电层电连接到所述第二导电层。所述第一导电图案电连接到所述第一导电层、所述第二导电层及所述第三导电层。

在一或多个实施例中，一种用于制造封装结构的方法包含：提供载体；将第一电介质层形成在所述载体的第一表面上；形成从所述载体的所述第一表面延伸到所述载体的第二表面的空腔；将导电层形成在所述载体的所述第二表面上、所述空腔的侧壁上及所述第一电介质层上；将至少一个裸片放置到所述空腔中，其中所述裸片具有有源表面及与所述有源表面相对的背表面，所述裸片包含接触垫；用电介质材料填充所述空腔；将第二电介质层形成在所述载体的所述第二表面上；及将导电图案形成在所述第二电介质层上，其中所述导电图案电连接到所述导电层及所述裸片的所述有源表面。

也已预期本公开的其它方面及实施例。概述及详细描述并不意味着将本公开限于任何特定实施例，而是仅意味着描述本公开的一些实施例。

附图说明

图1是根据本公开的实施例的封装结构的横截面图。

图2是根据本公开的另一实施例的封装结构的横截面图。

图3是根据本公开的另一实施例的封装结构的横截面图。

图4是根据本公开的另一实施例的封装结构的横截面图。

图5是根据本公开的另一实施例的封装结构的横截面图。

图6是根据本公开的另一实施例的封装结构的横截面图。

图7A、图7B、图7C、图7D、图7E及图7F说明用于制造根据本公开的实施例的嵌入式组件封装结构的方法。