[发明专利]半导体结构及其形成方法

说明书

本发明提供了一种半导体结构及其形成方法。在具有通道的前端结构上形成绝缘层，通道中形成渠道沉积物，刻蚀绝缘层形成接触窗，接触窗暴露出渠道沉积物，接触窗靠近渠道沉积物的一端的尺寸小于接触窗远离渠道沉积物的一端的尺寸，在接触窗中形成后端金属层。相比现有技术，本发明中缩小了通道的深度，同时通过设置接触窗弥补了通道缩小的尺寸，由此使得位于通道中的渠道沉积物的高度变低，降低了工艺难度，避免渠道沉积物中空隙的形成，降低了渠道沉积物阻值。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

高深宽比的接触窗制程对于后制程金属沉积是一项挑战，尤其是金属层接触窗结构。随着动态随机存取存储器件(Dynamic Random Access Memory，DRAM)制程不断微缩，必须增加电容高度已达到所需的电容量。但此结构也同步的增加金属层接触窗结构的纵向连接高度。

目前钨化学气相沉积工艺等沉积工艺普遍用于DRAM中的金属层接触窗结构的孔填充，主要用以连接后端金属层与前端结构中的位线或连接其他上下层金属层。

在现有技术中，随着DRAM技术不断微缩，制作高深宽比的电容结构的同时，往往也需要在单元区域之外制作更大高深宽比的金属层接触窗结构，这对于填孔沉积是极大挑战。当金属层接触窗结构出现填孔空隙(key hole)问题，将造成连接线的阻值偏高、讯息传递速度延迟以及产品可靠性的降低。

发明内容

本发明的目的在于提供一种半导体结构及其形成方法，改善高深宽比金属层接触窗结构的沉积效果，降低通道连接阻值。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供一前端结构，所述前端结构包括一介质层，所述介质层中形成有若干贯穿所述介质层的通道；

在所述通道中形成渠道沉积物；

在所述前端结构上形成绝缘层；

刻蚀所述绝缘层形成接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及

在所述接触窗中形成后端金属层。

可选的，对于所述的半导体结构的形成方法，所述前端结构还包括电容结构，所述介质层上表面不高于所述电容结构的上极板，所述接触窗还暴露出所述电容结构的上极板。

可选的，对于所述的半导体结构的形成方法，在所述通道中形成渠道沉积物的步骤包括：

在所述前端结构上沉积连接材料层，所述连接材料层包含所述渠道沉积物，以填充满所述通道；以及

研磨所述渠道沉积物材料层至暴露出所述电容结构和所述介质层，以形成所述渠道沉积物。

可选的，对于所述的半导体结构的形成方法，刻蚀所述绝缘层形成接触窗的步骤包括：

在所述绝缘层上和所述接触窗中形成掩膜层；

所述掩膜层暴露出所述接触窗的上沿及其周围部分绝缘层；

以所述掩膜层为掩膜刻蚀所述绝缘层，以形成所述底部延伸孔，远离所述接触窗的所述顶开口。

可选的，对于所述的半导体结构的形成方法，在所述通道中形成所述渠道沉积物之后，在所述前端结构上形成所述绝缘层之前，还包括：

在形成有渠道沉积物的前端结构上形成一层刻蚀停止层。

可选的，对于所述的半导体结构的形成方法，所述掩膜层为厚度为400-1000nm的多层光刻胶，所述多层光刻胶的上层为黄光层光刻胶。