[发明专利]用于将与时钟信号有关的异步数据信号进行锁存的数据同步器

权利要求书

1.一种将与时钟信号有关的异步输入数据信号进行锁存的数据同步器，其特征在于，包括：

输入电路，用于将第一数据节点和第二数据节点驱动到相反的逻辑状态作为对异步输入数据信号的响应；

第一传输门，所述第一传输门耦合在所述第一数据节点和第一采集节点之间，且具有至少一个控制端子；以及第二传输门，所述第二传输门耦合在所述第二数据节点和第二采集节点之间，且具有至少一个控制端子；

第一反相器和第二反相器，交叉耦合在所述第一采集节点和第二采集节点之间；以及

门控器，用于对时钟信号进行响应，具有：与所述第一采集节点和第二采集节点耦合且与所述第一传输门和第二传输门的所述控制端子耦合的输入；其中所述门控器能够在所述第一采集节点和第二采集节点处于亚稳态期间保持所述第一传输门和第二传输门至少部分打开，并且当所述第一采集节点和所述第二采集节点都稳定至相反的逻辑状态时关闭所述第一传输门和所述第二传输门。

2.根据权利要求1所述的数据同步器，其特征在于，所述第一传输门包括：

第一P沟道装置，所述第一P沟道装置具有耦合在所述第一数据节点和所述第一采集节点之间的电流端子和一个与所述门控器耦合的控制端子；以及

第一N沟道装置，所述第一N沟道装置具有耦合在所述第一数据节点和所述第一采集节点之间的电流端子和一个与所述门控器耦合的控制端子；以及

所述第二传输门包括：

第二P沟道装置，所述第二P沟道装置具有耦合在所述第二数据节点和所述第二采集节点之间的电流端子和一个与所述门控器耦合的控制端子；以及

第二N沟道装置，所述第二N沟道装置具有耦合在所述第二数据节点和所述第二采集节点之间的电流端子和一个与所述门控器耦合的控制端子。

3.根据权利要求2所述的数据同步器，其特征在于，所述门控器包括：

一个与或非门，所述与或非门具有一个与所述第一采集节点耦合的第一输入、一个与所述第二采集节点耦合的第二输入、一个接收第一时钟信号的第三输入，其中所述第一时钟信号是时钟信号的延迟版本，和一个与所述第一P沟道装置和第二P沟道装置的所述控制端子耦合的输出；以及

一个或与非门，所述或与非门包括一个与所述第一采集节点耦合的第一输入、一个与所述第二采集节点耦合的第二输入、一个接收第二时钟信号的第三输入，其中所述第二时钟信号是时钟信号的延迟和反相版本，和一个与所述第一N沟道装置和第二N沟道装置的控制端子耦合的输出。

4.根据权利要求3所述的数据同步器，其特征在于，所述数据同步器还包括一个时钟电路，所述时钟电路包括：

第一反相器，具有一个用于接收时钟信号的输入和一个用于提供反相时钟信号的输出；

第二反相器，具有一个用于接收所述反相时钟信号的输入和一个用于提供所述第一时钟信号的输出：以及

第三反相器，具有一个用于接收所述第一时钟信号的输入和一个用于提供所述第二时钟信号的输出。

5.根据权利要求2所述的数据同步器，其特征在于，所述门控器能够当所述第一采集节点和第二采集节点中一个采集节点处于逻辑高电压范围而另一个采集节点处于所述逻辑高电压范围和逻辑低电压范围之间的中间电压范围时，保持所述第一P沟道装置和所述第二P沟道装置至少部分开启。

6.根据权利要求2所述的数据同步器，其特征在于，所述门控器能够当所述第一采集节点和第二采集节点的平均电压至少为全逻辑电压范围的中间电压水平且所述第一采集节点和第二采集节点的电压都不处于逻辑低电压范围时，保持所述第一P沟道装置和所述第二P沟道装置至少部分开启。

7.根据权利要求2所述的数据同步器，其特征在于，所述门控器能够当所述第一采集节点和第二采集节点中一个采集节点处于逻辑低电压范围而另一个采集节点处于逻辑高电压范围和所述逻辑低电压范围之间的中间电压范围时，保持所述第一N沟道装置和所述第二N沟道装置至少部分开启。