[发明专利]半导体结构的制作方法

说明书

本发明公开一种半导体结构的制作方法，包含：首先，提供一多层结构位于一基底上，该多层结构至少包含有一第一介电层，一第二介电层位于该第一介电层上，以及一非晶硅层位于该第二介电层上，接着进行一第一蚀刻步骤，移除部分该非晶硅层与部分该第二介电层，以形成一第一凹槽位于该非晶硅层与该第二介电层中，该第一凹槽曝露出部分该第一介电层，然后形成一掩模层于该第一凹槽中，其中该掩模层完全覆盖该第一介电层，接下来进行一第二蚀刻步骤，移除部分该掩模层，并再次曝露出该第一介电层表面，以及进行一第三蚀刻步骤，以剩余的该掩模层为一掩模，移除部分该第一介电层，以于该第一介电层中形成一第二凹槽。

技术领域

本发明涉及半导体制作工艺领域，尤其是涉及一种调整接触洞宽度避免接触洞被过度蚀刻的方法。

背景技术

在半导体的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案，例如电路图案、注入区域布局图案、以及接触洞单元图案等形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一基底上的光致抗蚀剂层内，以由此将复杂的布局图案精确地转移至半导体芯片或其上的薄膜层中。然后伴随着后续相对应的离子注入制作工艺或蚀刻制作工艺等，可完成复杂的电路结构。

然而，当图案转移至由不同种材料组成的多层结构中时，由于各材料受到蚀刻时速率不同，可能会导致蚀刻步骤的困难，严重时甚至会导致过度蚀刻特定层材料，进而影响图案的转移。

发明内容

本发明提供一种半导体结构的制作方法，包含：首先，提供一多层结构位于一基底上，该多层结构至少包含有一第一介电层，一第二介电层位于该第一介电层上，以及一非晶硅层位于该第二介电层上，接着进行一第一蚀刻步骤，移除部分该非晶硅层与部分该第二介电层，以形成一第一凹槽位于该非晶硅层与该第二介电层中，该第一凹槽曝露出部分该第一介电层，然后形成一掩模层于该第一凹槽中，其中该掩模层完全覆盖该第一介电层，接下来进行一第二蚀刻步骤，移除部分该掩模层，并再次曝露出该第一介电层表面，以及进行一第三蚀刻步骤，以剩余的该掩模层为一掩模，移除部分该第一介电层，以于该第一介电层中形成一第二凹槽。

本发明的其中一特征在于，为了避免蚀刻过程中，不同的材料层的蚀刻速率不同，进而造成特定层(如第一介电层)被蚀刻速率过快引起的过度蚀刻现象。因此先在上方层(例如第二介电层)的侧壁形成一掩模层，掩模层本身有一定的厚度存在，因此可以补偿下方第一介电层被过度蚀刻的部分。此外，通过调整掩模层的厚度与其他蚀刻参数，可以进一步控制凹槽的宽度，并且改善制作工艺良率。

附图说明

图1、图2、图3B与图4至图7为本发明第一优选实施例的制作半导体结构的示意图；

图3A为本发明另一实施例的半导体结构示意图；

图8至图11分别为本发明不同实施例所制作成的半导体结构示意图。

主要元件符号说明

10 基底

12 栅极结构

14 源/漏极区域

16 接触蚀刻停止层

18 底层间介电层

20 接触结构

21 材料层

22 硼磷硅玻璃层

24 材料层

26 第一介电层

28 第二介电层

30 非晶硅层

32 图案化掩模层