[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构尺寸不断减小，从而导致金属连线之间的间距在逐渐缩小，用于隔离金属连线之间的介质层也变得越来越薄，这样会导致金属连线之间可能会发生串扰。降低介质层的介电常数K，可以解决串扰问题，并且还能够有效地降低互连的电阻电容(RC)延迟。因此，在深亚微米技术中，低K材料和超低K材料已越来越多地用于后段互连工艺。

电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(MOS)电容、PN结电容以及MIM电容(metal-insulator-metal，简称MIM)等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及铜互连制程，也降低了与CMOS前端工艺整合的困难度及复杂度。

但是，在后段制程中，虽然可以在低K介质层中制作集成电路所需的电容器(MIM电容)，但是受到低K材料低介电常数的影响，使得单位面积额的电容值偏小，从而导致整个电容器整体面积较大，使得电路的集成度降低。

发明内容

本发明解决的问题是怎样减小低K介质层中形成的电容器的面积，并实现电容器与互连结构的集成制作。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供基底，所述基底包括第一区域和第二区域；在所述基底的表面形成低K介质层；刻蚀所述第一区域和第二区域的低K介质层，在第一区域的低K介质层中形成若干对第一开口，在第二区域的低K介质层中形成若干凹槽；在若干对第一开口以及若干凹槽中填充金属，在第一区域的低K介质层中形成若干电容器的两个相对电极板，在第二区域的低K介质层中形成若干互连结构；去除第一区域的相对的两个电极板之间的低K介质层，在相对的两个电极板之间形成第二开口；在第二开口内填充高K介质层，所述高K介质层作为电容器的介电材料层。

可选的，所述去除相对的两个电极板之间的低K介质层时，仅去除相对的两个电极板之间的低K介质层，相对的两个电极板之外的第一区域的低K介质层保留。

可选的，所述去除相对的两个电极板之间的低K介质层时，除了去除相对的两个电极板之间的低K介质层，相对的两个电极板之外的第一区域的低K介质层也被去除。

可选的，在第二开口内填充高K介质层时，在相对的两个电极板之外的第一区域也同时填充高K介质层。

可选的，不同电容器的两个相对电极板排布方向不同。

可选的，某一电容器的两个相对电极板沿第一方向排布时，相邻的另一电容器的两个相对的电极板沿第二方向排布，第一方向与第二方向相互垂直。

可选的，所述填充高K介质层的过程包括：形成覆盖所述低K介质层、相对的电极板和互连结构表面并填充满第二开口的高K介质材料层；平坦化所述高K介质材料层至暴露出低K介质层的表面，在第二开口中形成高K介质层。

本发明还提供了一种半导体结构，包括：

基底，所述基底包括第一区域和第二区域；位于基底的第一区域表面的低K介质层或高K介质层；位于基底的第二区域表面的低K介质层；位于基底的第一区域表面的低K介质层或高K介质层中的若干电容器，每个电容器包括位于基板表面的两个相对电极板以及位于两个相对的电极板之间的高K介质层；位于基底的第二区域表面的低K介质层中的若干互连结构。

可选的，不同电容器的两个相对电极板排布方向不同。

可选的，某一电容器的两个相对电极板沿第一方向排布时，相邻的另一电容器的两个相对的电极板沿第二方向排布，第一方向与第二方向相互垂直。

与现有技术相比，本发明的技术方案具有以下优点：