[发明专利]包含具有低带隙包覆层的沟道区的非平面半导体器件

权利要求书

1.一种集成电路结构，包括：

位于衬底上方的多条纳米线，每一条纳米线都包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层，所述包覆层具有第二较窄带隙；

位于所述纳米线中的每一条纳米线的沟道区上并且完全包围所述纳米线中的每一条纳米线的沟道区的栅极叠置体，所述栅极叠置体包括位于所述包覆层上并且包围所述包覆层的栅极电介质层和位于所述栅极电介质层上的栅极电极；以及

位于所述纳米线的两侧上的嵌入的源极区和嵌入的漏极区。

2.根据权利要求1所述的集成电路结构，其中，所述包覆层传播波函数。

3.根据权利要求2所述的集成电路结构，其中，每一个沟道区的所述内部区域阻止电流从源极区流向漏极区。

4.根据权利要求1所述的集成电路结构，其中，所述包覆层和所述内部区域的材料对选自于由InP/InGaAs、GaAs/AlGaAs以及AlInSb/InSb构成的组。

5.根据权利要求1所述的集成电路结构，其中，所述包覆层是富含锗的，并且所述内部区域是富含硅的。

6.根据权利要求1所述的集成电路结构，其中，所述包覆层具有适合于传播波函数的一部分并且抑制所述波函数的一部分进入每一个沟道区的所述内部区域的厚度。

7.根据权利要求6所述的集成电路结构，其中，所述包覆层的厚度在50-100埃的范围中。

8.根据权利要求1所述的集成电路结构，其中，所述栅极电介质层是高-k栅极电介质层，并且所述栅极电极是金属栅极电极。

9.一种集成电路结构，包括：

位于衬底上方的多条纳米线，每一条纳米线都包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层，所述内部区域具有第一半导体材料，所述包覆层具有第二较窄带隙；

位于所述纳米线中的每一条纳米线的沟道区上并且完全包围所述纳米线中的每一条纳米线的沟道区的栅极叠置体，所述栅极叠置体包括位于所述包覆层上并且包围所述包覆层的栅极电介质层和位于所述栅极电介质层上的栅极电极；

位于所述栅极叠置体的两侧上并且位于鳍状物结构之上的一对绝缘间隔体，所述鳍状物结构包括交替的第一半导体材料层和第二半导体材料层，所述第一半导体材料具有所述第一半导体材料；以及

位于所述一对绝缘间隔体的两侧上的源极区和漏极区。

10.根据权利要求9所述的集成电路结构，其中，所述包覆层传播波函数。

11.根据权利要求10所述的集成电路结构，其中，每一个沟道区的所述内部区域阻止电流从源极区流向漏极区。

12.根据权利要求9所述的集成电路结构，其中，所述包覆层和所述内部区域的材料对选自于由InP/InGaAs、GaAs/AlGaAs以及AlInSb/InSb构成的组。

13.根据权利要求9所述的集成电路结构，其中，所述包覆层是富含锗的，并且所述内部区域是富含硅的。

14.根据权利要求9所述的集成电路结构，其中，所述包覆层具有适合于传播波函数的一部分并且抑制所述波函数的一部分进入每一个沟道区的所述内部区域的厚度。

15.根据权利要求14所述的集成电路结构，其中，所述包覆层的厚度在50-100埃的范围中。

16.根据权利要求9所述的集成电路结构，其中，所述源极区和所述漏极区形成在所述纳米线中的每一条纳米线的部分内。