[发明专利]半导体封装、封装上封装及其制造方法

说明书

技术领域

本发明涉及半导体封装技术，尤其涉及一种半导体封装、封装上封装(package-on-package，PoP)及其制造方法。

背景技术

FOWLP(Fan-out wafer level packaging，扇出晶圆级封装)是一种晶圆级处理中的嵌入式封装方法，并且也是一种用来封装大量具有高集成灵活度的I/O(Input/output，输入/输出)的先进封装技术。

一般地，在FOWLP工艺中，多个半导体晶粒以面向下地方式放置在临时的磁带载体(tape carrier)上。该多个半导体晶粒与该临时磁带载体使用模塑料来包覆成型。在成型之后，移除该磁带载体，留下该多个半导体晶粒的主动面从一般被称为重构晶圆(reconstituted wafer)的结构中露出。

接着，在该重构晶圆的顶面上形成RDL(redistribution layer，重分布层)结构。BGA(Ball Grid Array，球栅阵列)球附着至该RDL结构上，并且接着分割该重构晶圆以形成单独的封装。

发明内容

有鉴于此，本发明实施例提供了一种半导体封装、封装上封装及其制造方法。

本发明提供了一种半导体封装的制造方法，包括：提供载体基板；在该载体基板上形成重分布层结构，其中该重分布层结构包括：至少一凸块垫；在该重分布层结构上安装半导体晶粒；在该半导体晶粒以及该重分布层结构上形成模塑料；移除该载体基板，以露出该重分布层结构的多个焊球垫；以及于该多个焊球垫上形成多个导电结构。

其中，该载体基板包括：玻璃、硅、陶瓷或金属。

其中，该半导体晶粒为以其主动面面向该重分布层结构的倒装芯片，其中，多个I/O垫设置在该半导体晶粒的主动面上。

其中，在每个I/O垫上设置连接元件，并且该连接元件连接至该凸块垫。

其中，在该半导体晶粒和该重分布层结构上形成该模塑料之后，该方法进一步包括：在该模塑料中形成多个穿模通孔。

其中，在该模塑料中形成多个穿模通孔的步骤包括：将多个通孔钻入该模塑料中；以及使用金属来填充该多个通孔。

其中，在该重分布层结构上安装该半导体晶粒之前，该方法进一步包括：在该重分布层结构上形成多个金属柱；其中该模塑料还包封该多个金属柱，并且该多个金属柱的顶面从该模塑料中露出以作为穿模通孔。

本发明实施例提供了一种封装上封装的制造方法，包括：采用如上所述的制造半导体封装的方法来形成半导体封装；将该半导体封装切割为晶粒封装，其中该晶粒封装作为该封装上封装的底部半导体封装；以及在该底部半导体封装上安装上部半导体封装，其中该上部半导体封装通过多个穿过该模塑料的穿模通孔电性连接至该底部半导体封装。

本发明实施例提供了一种封装上封装的制造方法，包括：形成底部半导体封装；以及在该底部半导体封装上安装上部半导体封装，并且该上部半导体封装电性连接至该底部半导体封装；其中，形成该底部半导体封装的步骤包括：形成重分布层结构，其中该重分布层结构具有相对的第一表面与第二表面，并且该重分布层结构包括：至少一位于该第一表面上的凸块垫；以倒装芯片的方式将半导体晶粒安装于该重分布层结构上，其中该半导体晶粒的主动面上设置了多个I/O垫，并且在每个I/O垫上设置连接元件，其中该连接元件连接至对应的凸块垫；使用模塑料来封装该半导体晶粒；在该模塑料中形成多个穿模通孔；以及在该重分布层结构的该第二表面上形成多个导电结构；其中，该上部半导体封装通过该多个穿模通孔电性连接至该底部半导体封装。

其中，该连接元件包括：金属凸块或者金属柱。

其中，该连接元件通过焊料连接至该凸块垫。

其中，进一步包括：电子元件，安装于该重分布层结构的该第一表面上。

其中，该电子元件包括：电容、电阻或电感。

其中，进一步包括：在该半导体晶粒与该重分布层结构之间插入底部填充材料。

本发明实施例提供了一种半导体封装，包括：重分布层结构，具有相对的第一及第二表面，其中该重分布层结构包括：至少一凸块垫，位于该第一表面上；半导体晶粒，安装于该重分布层结构的该第一表面上，其中该半导体晶粒为以其主动面面向该重分布层结构的倒装芯片，其中，多个I/O垫设置在该半导体晶粒的该主动面上，其中在每个I/O垫上设置连接元件，其中，该连接元件连接该凸块垫；

模塑料，包封该半导体晶粒并且覆盖该重分布层结构的该第一表面；以及

多个导电结构，安装在该重分布层结构的该第二表面上。