[发明专利]比较器和存储器区域检测电路和方法

说明书

本申请涉及比较器和存储器区域检测电路和方法。比较器电路包括进位保留加法器CSA电路，该CSA电路关于在第一输入值、第二输入值、与第一输入值和第二输入值相关联的进位输入值以及第三输入值中的对应位位置，生成部分和位的集合和进位位的集合，该CSA电路包括反相器电路，以提供第三输入值和由第一输入值和第二输入值组成的组之间的相对取反；以及组合器电路，以将部分和位的集合、在更高有效位方向被偏移预定数量的位进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；其中，进位输出位指示第三输入值是否大于第一输入值和第二输入值的和。

技术领域

本公开涉及比较器、存储器区域检测、和方法。

背景技术

比较器电路可以用于检测被测值是高于还是低于阈值。这种电路的使用的示例被发现在存储器区域检测电路中。这可以被用在例如需要知道存储器地址是高于还是低于阈值地址、或(如果使用两个分别的阈值)它是否位于上限和下限地址定义的存储器区域内的情况中。

例如，一个或多个属性(诸如可编程属性)可以与存储器区域相关联，使得存储器地址是否落入该区域的检测可以被用于依赖那些一个或多个属性而控制对该地址的存储器访问。这样属性的一个示例是指示写入操作是否可以对该存储器区域执行的属性。这样属性的另一示例是请求实体(例如，应用或虚拟机)是否具有访问存储器区域的许可。

一些先前提议的布置使用所谓的位掩码，其中地址位的子集与预定值比较，使得如果位子集匹配掩码，则地址被检测到位于存储器区域中。然而，这要求存储器区域与由特定地址位表示的边界对齐，并且仅允许在存储器区域的尺寸和对齐方面的有限灵活性。使用位掩码实现单个任意存储器区域可能要求大量的单个掩码。因此，在其他布置中，使用算术比较。这里，被测存储器地址通过与上限和下限地址的算术比较而进行比较，以检测被测地址是否位于由上限和下限地址所定义的存储器区域中。然而，该算术比较可能导致一种地址比较，这种地址比较可能处于存储器和处理器性能的关键路径上，从而强加对应于执行该比较所花费的时间的延迟。

发明内容

在示例布置中，提供了比较器电路，包括：

进位保留加法(CSA)电路，用来关于在第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，该CSA电路包括相器电路，以提供在第三输入值和由第一和第二输入值组成的组之间的相对取反；以及

组合器电路，以将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值、以及1进行组合，以生成至少进位输出位；

其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。

在另一示例布置中，提供一种比较器电路，包括：

进位保留加法(CSA)装置，用于关于第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应位位置，生成部分和位的集合和进位位的集合，该CSA装置包括用于提供在第三输入值和由第一和第二输入值组成的组之间的相对取反的反相器装置；以及

组合器装置，以将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；

其中，进位输出位指示第三输入值是否大于第一和第二输入值的和。

在另一示例的布置中，提供了一种方法，包括：

由进位保留加法，关于第一输入值、第二输入值、与第一和第二输入值相关联的进位输入值、以及第三输入值中的相应的位位置，生成部分和位的集合和进位位的集合，该生成步骤包括提供在第三输入值与由第一和第二输入值组成的组之间的相对取反；以及

将部分和位的集合、在更高有效位方向上被偏移预定数量的位的进位位的集合、进位输入值以及1进行组合，以生成至少进位输出位；